lOMoARcPSD|8931491

UNIVERSIDAD
NACIONAL MAYOR
DE SAN MARCOS
(Universidad del Perú, Decana de
América)
FACULTAD DE INGENIERÍA ELECTRÓNICA Y
ELÉCTRICA

Laboratorio N°3
Curso: Laboratorio de Micro/Nano Sistemas Electrónicos
Profesor: Alarcón Matutti Rubén
Tema: FAMILIAS LÓGICAS PARA EL DISEÑO
Alumno: - Guzman Camacho Eleazar Moises (20190198)

2024
 lOMoARcPSD|8931491

FAMILIAS LÓGICAS PARA EL DISEÑO

Laboratorio N°03

1) Diseñar la función dada usando el estilo CMOS dinámico. Use el Diagrama de

Tiempos (*) dado.
F (X1, X2, X3) = (X1 nand X2) xor X3

Estilo CMOS dinámico

El principio de operación de estas lógicas se basa en dos fases diferentes de
funcionamiento del circuito, controladas por una señal de reloj:
Precarga:
El nodo de salida se carga a un valor lógico, mientras la red de evaluación permanece
desconectada.
Precarga: CLK=0
El nodo de salida se precarga a VDD a través del transistor PMOS
El transistor NMOS de evaluación elimina el consumo estático
Evaluación:
La red de evaluación puede alterar el valor del nodo de salida.
Evaluación: CLK=1
El nodo de salida se descarga a GND si la red NMOS tiene un patrón de entrada adecuado
El transistor PMOS de precarga elimina el consumo estático.
Según la teoría para el estilo CMOS dinámico, primero tenemos que calcular la negación
de la función principal:
F (X1, X2, X3) = (X1 nand X2) xor X3
 lOMoARcPSD|8931491

ENTRADAS SALIDA

X1 X2 X3 F

0 0 0 0

0 0 1 0

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 0

1 1 0 0

1 1 1 1

Teniendo la negación de la función, pasaremos a diseñar nuestro circuito dinámico con

NMOS, implementado: (Con señal FI=Φ)
 lOMoARcPSD|8931491

Realizamos el diseño del layout del circuito en Microwind2:

Luego comrpobamos que cumpla con las DRC:

 lOMoARcPSD|8931491

Realizamos la simulación:

Observamos de los valores de salida que el periodo es igual a 2.256 ns y la frecuecnia es igual a
0.443 GHZ. Tambien notamos que el retraso máximo es igual 1128ps entonces la frecuencia
máxima es:
1 1
𝑓𝑚𝑎𝑥 =
𝑟𝑒𝑡𝑟𝑎𝑠𝑜𝑚𝑎𝑥 1128𝑝𝑠 = 𝟎. 𝟖𝟖𝟔 𝑮𝑯𝒛
=

Analizando el comportamiento dinámico de F según la simulación con señal FI=Φ=1:

 lOMoARcPSD|8931491

Calculamos el Área del layout:

Para este caso las medidas del área son, 67𝜆 𝑦 74 𝜆 que, tenemos tener en cuenta que el valor de
𝜆=0.125 µ𝑚 , por lo que el valor del área de trabajo seria:

á𝑟 𝑒 𝑎 =67𝜆 𝑥 74 𝜆
á𝑟 𝑒 𝑎 =77.47 p𝑚 ^2
lOMoARcPSD|8931491