2ª PRUEBA DE EVALUACIÓN CONTINUA (PEC)

Datos
1. Asignatura: Fundamentos de Sistemas Digitales
2. Título de la Actividad: Diseño, Implementación y Simulación de un Circuito en Lógica Secuencial
3. Datos personales:
– Nombre y Apellidos: DAVID HIDALGO MONSÓ
– DNI: 24387460P
– Centro asociado: ALZIRA-VALENCIA
4. Código de la actividad que le ha correspondido realizar: PEC2-460

Enunciado
Esta actividad consiste en el diseño e implementación de un circuito secuencial que consta de tres bloques
funcionales que realizan funciones claramente diferentes. El primer bloque consiste en construir un reloj con el
circuito de tiempo 555 funcionando como astable. El segundo bloque consiste en obtener, a partir de este reloj,
una onda cuadrada de mayor periodo y, por último, el tercer bloque consiste en construir un autómata finito
controlado por el tren de pulsos anterior y que actúe de una forma u otra en función de si este pulso está en alta
o en baja. Por tanto, el esquema a nivel de diagrama de bloques del circuito a diseñar y simular es el de la
siguiente figura:

Figura 1 - Circuito secuencial con tres bloques funcionales

Nota: El período T de la señal de reloj es la suma de T1 y T2. Como esta señal se genera con el 555, es difícil
conseguir que T1 sea igual a T2. Lo importante es que T1 y T2 sumen el valor T.
Diseñe el sistema lógico secuencial de la figura para que el circuito secuencial de 2 bits realice las siguientes
funciones:
• Si x = 0 y está en el estado 00 pasa al estado 11, si está en el estado 01 pasa al estado 10, si está en el
estado 10 pasa al estado 01, y si está en el estado 11 pasa al estado 00.
 • Si x = 1 y está en el estado 00 pasa al estado 01, si está en el estado 01 no cambia de estado, si está en el
estado 10 pasa al estado 00, y si está en el estado 11 pasa al estado 10.

Solución
5. Realización del diseño y explicación de los pasos seguidos para la realización del diseño de los
distintos bloques funcionales.

Para el desarrollo de la práctica he realizado el diseño de 3 bloques funcionales. El primer bloque

consiste en un reloj 555 en modo astable, el segundo bloque es un contador para poder convertir la señal
entrante del reloj en una mayor y el tercer bloque es un autómata compuesto de 4 estados.

6. Implementación de cada uno de los bloques funcionales en el simulador. Para cada uno de los
bloques debe presentar: el esquema, el cronograma resultante y la verificación de que su
funcionamiento es el deseado.

1 BLOQUE: RELOG 555.

Para hacer el reloj que tendrá su salida enlazada al contador, he mirado la tensión que indica el
fabricante. La tensión recomendada por el fabricante del SN74393 es de 5V, por lo que he utilizado la
misma para el reloj.
Como no he encontrado el reloj por el profesor, he utilizado el LM555CM, la alimentación, una toma de
tierra, 2 condensadores, un diodo y 4 resistencias, 2 de 1000KΩ y otras 2 con diferentes valores a
calcular.

Calculo del valor de las resistencias. Tomando t1=t2=10-3 sg y C= 10-6 F.

t1= 0.693 x RA x C -> R1= t1 / 0.693 x C = 1449.28 Ω

t2= 0.693 x RB x C -> R2= t2 / 0.693 x C = 1449.28 Ω

Aunque la teoría indica que R1 y R2 son iguales, no se cumple en t1=t2. Los resultados obtenidos son
aproximados ya que no se ha tenido en cuenta la resistencia que ejerce el diodo. Para obtener la señal
deseada para el reloj, se disminuye el valor de las resistencias a R1= 1081.675 Ω y R2= 1370.625 Ω.

2 BLOQUE: GENERADOR DE LA SEÑAL DE CONTROL.

Para hacer el generador de la señal de control y conseguir un valor de salida de 4T, para ello utilizo el
SN74393N. Conecto el CLR a un LO para así activar el contador y se lee la salida QC, la cual
representará el 4T. Para probar este bloque por separado lo conectamos a un digclock a 1ms y así
obtener la misma señal que recibiremos desde el reloj.

3 BLOQUE: AUTOMATA FINITO.

En este último bloque se diseña el autómata finito con 4 estados (S0=00, S1=01, S2=10, S3=11). Dado
que los circuitos secuenciales tienen 2N estados y se consiguen con N biestables, necesito 2 biestables
para realizar el circuito. Estos biestables, por normas de la práctica, serán del tipo D.

Según las exigencias del enunciado tenemos lo siguiente:

S0 (Q̄ 1 Q̄ 0) 00̄X̄ S1 (Q̄ 1 Q0) 01 S2 (Q1 Q̄ 0) 10 S3 (Q1 Q0) 11

S0 0 X 0 X̄

S1 0 X X̄ 0

S2 X X̄ 0 0

S3 X̄ 0 X 0

Conformada la matriz funcional, se sacan las funciones de excitación de los biestables:

D0 = Q̄ 1Q̄ 0X + Q̄ 1Q̄ 0X̄ + Q̄ 1Q0X + Q1Q̄ 0X̄ = (Q̄ 1Q̄ 0 + Q̄ 1Q0)X + (Q̄ 1Q̄ 0 + Q1Q̄ 0)X̄ ;

D0 = Q̄ 1X + Q̄ 0X̄

D1 = Q̄ 1Q̄ 0X̄ + Q̄ 1Q0X̄ + Q1Q0X = (Q̄ 1Q̄ 0 + Q̄ 1Q0)X̄ + Q1Q0X ;

 D1 = Q̄ 1X̄ + Q1Q0X

Con estas expresiones sintetizaremos el autómata.

7. Esquemas capturados del simulador, primero presente los esquemas de cada uno de los bloques
funcionales por separado y después presente el del circuito completo.

Bloque 1:

Bloque 2:
 Bloque 3:

Circuito completo:
 8. Descripción de los parámetros de los componentes utilizados.

  Reloj 555:

- Alimentación VCD: 5V
- Condensadores: C1 = 10 nF C2 = 1 uF
- Resistencias: R1 = 1370,625 Ohmios
R2 = 1081,675 Ohmios
R4 = R3 = 1000 KOhmios
- Tiempos: t1 = t2 = 1ms (ONTIME y OFFTIME)
- T = 2 ms (t1 + t2)
Generador de la señal de control:
- Tiempos: t1 = t2 = 1 ms (señal procedente del reloj 555)
- T = 2 ms (periodo del reloj 555, T = t1 + t2)
Circuito secuencial de 2 bits:
- Tiempos: tm = 4 T = 8 ms (ONTIME y OFFTIME)
9. Cronograma de todas las señales (entrada, control y salida).

Cronograma Reloj:
 Cronograma Generador de X:

10. Explicación del funcionamiento y verificación de que el circuito funciona de acuerdo con las
especificaciones del diseño.
El reloj genera una señal cuadrada de aproximadamente 2ms de periodo que atraviesa un generador de
señal que lo modifica para conseguir un periodo por cada cuatro de entrada.
Esta última señal es la que marca los cambios en el circuito secuencial. Con la señal X en baja, las
señales Q1 y Q0 se mantienen en sus valores actuales y no varían en el cronograma de la simulación. Cuando la
señal X cambia a un estado de alta, se tiene que produce la transición de estado de Q1 y Q0, y alternar entre
ambas como indica el enunciado del problema, se observa claramente como en esos periodos cambian las
señales Q1 y Q0 a los valores indicados.
 

11. Explicación de los problemas/dificultades encontrados y explicación de la forma y el medio por el

que se han resuelto.

He encontrado dificultades en el cálculo del reloj ya que al buscar información esta difiere la que indica
el temario ya que las resistencias no son iguales al haber colocado un diodo.

Por otra parte no he podido comprobar el cambio de los estados (o desconozco como hacerlo), solo los
estados iniciales. También he tenido problemas en la realización del autómata en la aplicación Multisim, dado
que he tenido que cambiar la configuración inicial para que entrará todo en un solo archivo.