PRÁCTICAS DE LABORATORIO [E.D.

Práctica Nº1 Introducción y funciones lógicas

En esta práctica hemos observado el comportamiento de diferentes puertas lógicas y un integrado tanto en el entrenador como en el simulador Electronics
Workbench. Esta práctica abarca dos puntos: el primero trata el aspecto elemental de las puertas lógicas y sus tablas de verdad y el segundo introduce la
observación del integrado 7400.

Funciones lógicas básicas

A continuación se muestran siete esquemas correspondientes al comportamiento de las puertas lógicas: NOT, OR, AND, NOR, NAND, AND (3 in) y XOR. Junto a
los mismos se indica una tabla de verdad. La correspondencia es obvia.

a) NOT d) NOR
A F A B F
1 0 0 0 1
0 1 0 1 0
1 0 0
1 1 0

b) OR e) NAND
A B F A B F
0 0 0 0 0 1
0 1 1 0 1 1
1 0 1 1 0 1
1 1 1 1 1 0

c) AND g) XOR
A B F A B F
0 0 0 0 0 0
0 1 0 0 1 1
1 0 0 1 0 1
1 1 1 1 1 0

1
PRÁCTICAS DE LABORATORIO [E.D.]
f) AND (3-in)
A B CF
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

Circuito integrado 7400

Una vez visto el funcionamiento de las anteriores puertas lógicas nos centramos en un integrado. El 7400. Consiste en siete pares de patas. Dos de ellas por
alimentación y masa. Las doce restantes son entradas y salidas de cuatro puertas NAND tal y como se muestra en el dibujo a continuación.

El montaje para comprobar el funcionamiento de una de las puertas NAND del 7400 podría ser:

2
PRÁCTICAS DE LABORATORIO [E.D.]

Práctica Nº2 Características y parámetros de los Circuitos Integrados

En la práctica no.2 se ha puesto atención en un aspecto físico de la electrónica y finalmente concluye con el diseño de un circuito lógico. El aspecto inicial estudia
el umbral lógico (correspondencia entre tensión y señal de valor 1 o 0) y el tiempo de propagación según las puertas lógicas, integrados, disposición general, etc.
Comenzamos por el.

Determinación de los umbrales de los niveles lógicos

La guía de prácticas facilita datos. El nivel bajo lógico (0) está comprendido entre 0 y 0,8 volts. Es posible que esto se deba a los diodos Zener. Sin perder el
objetivo de este apartado, hallamos los valores umbrales según la figura 4 que nos facilita el guión de prácticas.

[IDEAL] Umbrales

V1Hmáx 5

V1Hmín 2'548

V0Lmáx 2'498

V0Lmín 0

Determinación del tiempo de propagación

En este apartado medimos el tiempo de propagación de un inversor. Nos ayudamos del osciloscopio virtual:

3
PRÁCTICAS DE LABORATORIO [E.D.]
Rellenamos la tabla correspondiente:

Inversor Tiempo (ns)

TOSC= t2- t1 53'5
TP=tOSC/6 8'91

Repetimos el apartado usando esta vez el integrado 7404 para ver diferencias.

Volviendo a mirar el osciloscopio vemos que el tiempo de propagación en el integrado ha disminuido aproximadamente 10 ns. Esto nos ofrece la ventaja de una
mayor rapidez de transmisión, aunque el conexionado se complica algo.
Tabla de tiempos:

CI 7404 Tiempo (ns)

TOSC= t2- t1 39'8
TP=tOSC/6 6'63

Diseño de un circuito lógico

Para finalizar la práctica se pide diseñar un circuito lógico con tres entradas (P, Q y R) de forma que la salida S se encuentre en estado 1 cuando P sea 0 o si Q =
R = 1. Tras rellenar la tabla de verdad nos queda:
P Q R S Por inspección se observa que la solución es la suma (OR) de una función NOT 'P' y de una función AND 'Q'-'R'.
Para quedar seguros aplicamos el álgebra de Boole:
0 0 0 1
S=P Q RP Q RPQ RPQ RP Q R
0 0 1 1 S=P Q RRP Q RRP Q R
0 1 0 1 S=P QPQP Q R
0 1 1 1 S=PQQPQ R=PP Q R
1 0 0 0 S=PQ R (izq.)
1 0 1 0
Solo con NAND: (para usar el 7400)
1 1 0 0 S=PQ R=PQ R Ley de Morgan
1 1 1 1 S=P Q R=P Q R (der.)

4
PRÁCTICAS DE LABORATORIO [E.D.]

Práctica Nº3 Funciones combinacionales

Con lo visto anteriormente nos centramos, como dice el título, en las funciones combinacionales. Diseño de funciones y generación de las mismas mediante un
nuevo bloque: el decodificador.

Diseño de funciones lógicas

Se realizan el diseño de algunas funciones lógicas a continuación:

a) F1 =A B AB C c) F3=ww xy z
Tras simplificar queda Tras simplificar queda
F1 =A BA CB C F3=w x y z
Rellenamos la tabla de Karnaugh: Rellenamos la tabla de Karnaugh:
A \ BC 00 01 11 10 A \ BC 00 01 11 10
0 1 1 1 00
1 1 1 1 10 1
Esto nos da información suficiente para plantear los menores principales: 11
F1 =A B CA B CA B CA B CA B CA B C
10
Simplifación de la función ayudándonos con el diagrama de Karnaugh:
La función es en sí un menor principal: m4
F1 =BC (Dos grupos de 4)
Representación de la función con puertas NOR:
Representación de la función con puertas NOR:

b) F2 =A AB CB C d) F4 =w  xy zw

Tras simplificar queda Tras simplificar queda
F2 =A BCB C F4 =w xx y z
Rellenamos la tabla de Karnaugh: Rellenamos la tabla de Karnaugh:
A \ BC 00 01 11 10 A \ BC 00 01 11 10
0 1 1 1 00
1 1 1 1 10
Los menores principales son exactamente los mismos que en el caso anterior 11 1 1 1 1
(a), la simplifación es la misma y la representación también.
10 1
El diagrama nos da los siguientes menores:
F4 =w x y zw x y zw x y zw x y zw x y z
Representación de la función con puertas NAND:

5
PRÁCTICAS DE LABORATORIO [E.D.]

Decodificadores de 7 segmentos

Usamos el decodificador del entrenador lógico de tipo BCD a 7 segmentos para rellenar la siguiente tabla de verdad:

D C B A a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 0 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 0 0 1 1
10 1 0 1 0 0 0 0 1 1 0 1
11 1 0 1 1 0 0 1 1 0 0 1
12 1 1 0 0 0 1 0 0 0 1 1
13 1 1 0 1 1 0 0 1 0 1 1
14 1 1 1 0 0 0 0 1 1 1 1
15 1 1 1 1 0 0 0 0 0 0 0

Entendiendo por “1” cuando el segmento del display se enciende y “0” cuando está apagado.

Decodificador BCD-Decimal: 7442

En este apartado observamos mediante el montaje del decodificador 7442 tal y como se muestra en la figura 9 (pág. 12) del guión de prácticas, cómo funciona.
Algo importante a comentar es la importancia de conectarlo correctamente a un generador de palabras o a la entrada de señal. No obstante, la salida se ven con
valor contrario al esperado y esto es debido a que las salidas del decodificador están previamente conectadas a un inversor lógico.

6
PRÁCTICAS DE LABORATORIO [E.D.]

Generador de funciones mediante decodificador

Se pretende en este último punto sacarle partido al decodificador visto (7442) y usarlo como generador de funciones. Por ejemplo:

a) F1 =A B CA B CA B CA B C que equivale a los cuatro menores principales iniciales.
Tengo que llegar a F1 =m0m1 m2 m3 con F7442 =m0 m1 m2 m3
Dos posibles soluciones:
a.1) Negar previamente las 4 primeras salidas del 7442 y posteriormente a.2) Usar las leyes de Morgan para llegar a la función con tan solo una puerta
conectar las salidas negadas a las entradas de una puerta lógica OR de 4 lógica (en nuestro caso NAND para eliminar sumas):
entradas: F =m m m m → F =m m m m
1 0 1 2 3 1 0 1 2 3

b) F2 =AB CA C usamos Karnaugh para saber su expresión en términos de menores principales.
A \ BC 00 01 11 10
0 1 1 1 1
1 1 1 1
Tenemos los 7 primeros menores principales.
F2 =m0m1 m2 m3m4m5m6
Al igual que en el caso anterior, tenemos dos maneras de generar la función F2 usando el decodificador 7442.
b.1) Negar previamente las 7 primeras salidas del decodificador y b.2) Podemos ver F2 como la suma de 7 términos o la negación de sólo uno (el
posteriormente conectarlas a las entradas de una puerta lógica OR de 7 octavo) F =m Así pues aprovechamos las salidas del decodificador,
2 7
entradas: que están negadas, y de paso nos ahorramos puertas lógicas. Basta con
conectar la salida novena (no. 7) al punto que evalúe la función.

7
PRÁCTICAS DE LABORATORIO [E.D.]

Práctica Nº4 Multiplexores y Demultiplexores

Esta práctica introduce el uso de multiplexor como dispositivo para generar cualquier tipo de función. En el primer apartado comprobamos ya sea con el simulador
EWB o con el entrenador lógico el funcionamiento de uno de los dos multiplexores 4x1 que nos encontramos en un integrado 74153. Tras comprobar la tabla de
verdad

MUX como generador de funciones

a) F1 =A °B° C (entiéndase como 2 sumas exclusivas encadenadas)

A B C F1 Vista la tabla de verdad de las dos sumas exclusivas
encadenadas, procedemos a rellenar la tabla para tres
0 0 0 0
variables (A, B, C) facilitada en el guión de prácticas:
0 0 1 1 E0 E1 E2 E3
0 1 0 1 A\BC 00 01 10 11
0 1 1 0 0 0 1 1 0
1 0 0 1 1 1 0 0 1
1 0 1 0 A A A A
1 1 0 0 Una vez hecho esto podemos realizar la función con el
1 1 1 1 multiplexor.

b) F2 =A B C DA B C DA B C DA B C DA B CDA B CDA B CD

En este caso nos viene dada la tabla de la verdad como suma de menores principales: F2 =m0m2 m5m7m9m12m15 así pues
rellenamos la tabla según 4 variables y siguiendo el orden como siempre:
E0 E1 E2 E3 E4 E5 E6 E7
A\BCD 000 001 010 011 100 101 110 111
0 0 1 1 0 0 1 0 1
1 1 0 0 1 1 0 0 1

A A A 0 A A 0 1
Usamos dos integrados 74153

8
PRÁCTICAS DE LABORATORIO [E.D.]

c) F3=A B C DA B C DA B C EA B C E completamos:

F3=A B C DEEA B CDEE A B CDDEA B CDD E
F3=A B CDE A B CD EA B C DEA B C DEA B C DEA B CD E
Procedemos a rellenar la tabla
E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 E10 E11 E12 E13 E14 E15
A\BCDE 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0

A A A 0 0 0 0 0 0 0 0 0 A A A 0
Nótese en azulado que la señal en los dos mux centrales es “0”. Para ahorrar se usan solo dos multiplexores como en el anterior caso.

9
PRÁCTICAS DE LABORATORIO [E.D.]

Práctica Nº5 Comparadores, Detectores de Paridad y Circuitos Aritméticos

Llegados a la última práctica, tratamos de obtener un punto de vista más práctico comenzando con la comprobación del funcionamiento de integrados para
comparar magnitudes, siguiendo con aplicaciones para la correcta transmisión de datos y finalizando con el diseño y utilización de puertas lógicas para obtener
funciones aritméticas alcanzando finalmente el concepto de ALU (unidad aritmético-lógica)

Generadores y detectores de paridad

Los generadores de paridad “par” son construidos con puertas XOR mientras que los de paridad “impar” están hechos con XNOR. Su funcionamiento se basa en
contar si hay un número par o impar de 1's. Se genera un bit de paridad par, cuando el número de 1's contados es impar y se genera un bit de paridad impar
cuando el número de 1's contados es par. Tabla de verdad:
B1 B2 B3 B4 B5 (par) B6 (impar)
0 0 0 0 0 1
0 0 0 1 1 0
0 0 1 0 1 0
0 0 1 1 0 1
0 1 0 0 1 0
0 1 0 1 0 1
0 1 1 0 0 1
0 1 1 1 1 0
1 0 0 0 1 0
1 0 0 1 0 1
1 0 1 0 0 1
1 0 1 1 1 0
1 1 0 0 0 1
1 1 0 1 1 0
1 1 1 0 1 0
1 1 1 1 0 1

Basta con colocar una puerta XOR o XNOR extra para crear el detector de paridad que salta con estado “1” si hay error o “0” si la transmisión es buena o los
errores se han eliminado entre sí.

10
PRÁCTICAS DE LABORATORIO [E.D.]

Circuitos aritméticos básicos

En este apartado se pide la tabla de verdad y función de un semisumador y de un sumador completo.

- Semisumador

A B S AC
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

- Sumador completo

A B AP S AF
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 1 0
1 1 0 0 1
1 1 1 0 1

11
PRÁCTICAS DE LABORATORIO [E.D.]

Unidad aritmético-lógica (ALU)

Tocamos fondo en la práctica con el diseño de una unidad aritmético-lógica que suma, resta y opera lógicamente dos datos de 1 bit.
A B O1 O2 R C
0 0 0 0 0 0 0
1 0 0 0 1 0 0
2 0 0 1 0 0 0
3 0 0 1 1 1 0
4 0 1 0 0 1 0
5 0 1 0 1 1 1
6 0 1 1 0 1 0
7 0 1 1 1 1 0
8 1 0 0 0 1 0
9 1 0 0 1 1 0
10 1 0 1 0 1 0
11 1 0 1 1 1 0
12 1 1 0 0 0 1
13 1 1 0 1 0 0
14 1 1 1 0 0 0
15 1 1 1 1 0 0

Diagrama de Karnaugh y resolución de función R Diagrama de Karnaugh y resolución de función C

AB\O1O0 00 01 11 10 AB\O1O0 00 01 11 10
00 1 00
01 1 1 1 1 01 1
11 11 1
10 1 1 1 1 10

R=A BA BA O1 O0 → R=A ° BA O1 O0 * C=A B O1 O 0A B O 1 O 0 → C=B O 1  A ° O0  *

*entiéndase el círculo como suma exclusiva.

12