Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Lab12 FlipFlops
Lab12 FlipFlops
ANALÓGICOS Y DIGITALES
II Ciclo
LABORATORIO N°12
FLIP FLOPS
Lima – 2022-2
TECSUP
OBJETIVOS
1. FUNDAMENTO TEÓRICO
1.1. Latch
Un Latch es un dispositivo básico secuencial que puede almacenar (memorizar) un bit, el
estado de un latch puede cambiar cuando hay un cambio momentáneo en el valor de las
entradas. El latch D con entrada de control cambia de estado cuando ocurra un cambio de
nivel en la entrada D. Mientras que la entrada de control habilite al Latch cualquier cambio en
la entrada de datos cambiará el estado del latch. En este sentido, el latch es transparente, ya
que su valor de entrada puede verse en las salidas.
1.2. Latch RS
El biestable o latch RS es un circuito construido de dos puertas NOR contrapuestas. Se
obtiene a partir del elemento de almacenamiento de lazo sencillo de la Figura 1a sin más que
reemplazar los inversores por puertas NOR, tal y como se muestra en la Figura 1a. Esta
modificación permite que el valor almacenado en el latch pueda cambiar. El latch tiene dos
entradas etiquetadas como S (por set) y R (por reset), y dos estados. Cuando la salida Q=1 y
Q’ =0, se dice que el biestable está en el estado SET. Cuando Q=0 y Q’=1, está en el estado
RESET. Las salidas Q y Q’ son normalmente la una el complemento de la otra. Cuando
ambas entradas son iguales a 1 al mismo tiempo, se produce un estado indefinido con ambas
salidas igual a 0.
1.3. Latch D
Una manera de eliminar el estado indefinido no deseable en el latch SR es asegurar que las
entradas S y R nunca sean iguales a 1 al mismo tiempo. Esto se consigue con el latch D de la
Figura 1b. Este latch sólo tiene dos entradas: D (dato) y C (control). El complemento de la
entrada D va directamente a la entrada S1, y se aplica D a la entrada R1. Si la entrada de
control es 0, el latch tiene ambas entradas a nivel 1, y el circuito no puede cambiar de estado,
con independencia del valor de D. La entrada de D se muestrea cuando C=1. Si D es 1, la
salida Q se pone a 1, situando al circuito en el estado set. Si D es 0, la salida Q se pone a 0,
llevando al circuito al estado reset
Figura
I. N°01: Izquierda: Latch
RESULTADOS RS, Derecha: Latch D
DE LABORATORIO
Preparación
http://logica-digital.blogspot.pe/2007/11/el-flip-flop-j-k-contadores.html
Equipos y materiales
Multímetro
Mó dulo de circuitos digitales
Fuente de alimentació n DC 5V.
Cables de conexió n
Procedimiento
1. Latch tipo RS
1.1 Implementar un circuito Latch tipo RS. Para la presente prá ctica de laboratorio
utilizar el mó dulo de circuitos digitales. Completar la siguiente tabla de verdad.
Figura N°02: Circuito Latch tipo RS con Tabla de verdad N°01: Circuito Latch tipo RS con
compuertas NAND compuertas NAND
VDD
S R Q Q'
5.0V
1 0
S U1A Q 1 1
0 1
Tecla = A 1 1
7400N
0 0
QC
U1B
R
Tecla = B 7400N
.
1.2 ¿Qué sucede si se sustituyen las puertas NAND por puertas NOR?
S U3C
U3A Q
Tecla = A
VCC U1 7400N
7400N
5.0V 0 QC
Tecla = Espacio U3B
U3D
R
7400N
Tecla = B 7400N
7400N
7400N
7404N
4.1 Se implementó un circuito flip-flop Tipo D Real. Para la presente práctica de laboratorio se
utilizara el módulo de circuitos digitales y el Multisim como software de simulación y
comprobación.
7410N
U3A Q
RESET U2B
U1 Tecla = R 7410N
1 7410N
QC
Tecla = Espacio
U4A U3B
7410N 7410N
U4B
D
Tecla = D 7410N
4.2 ¿Qué función realiza este circuito cuando el nivel de CLOCK es alto?
4.3 ¿Para qué sirven las entradas SET y RESET?
APLICACIÓN DE LO APRENDIDO
LED1
4 4 4
10
~1PR ~1PR ~1PR
~2PR
3 1J 1Q 5 3 1J 1Q 5 3 1J 1Q 5
11 2J 2Q 9
1 1CLK 1 1CLK 1 1CLK
13
2 1K ~1Q 6 2 1K ~1Q 6 2 1K ~1Q 6
2CLK LED3
12 2K ~2Q 8
LED4
RÚBRICA DE EVALUACIÓN
Curso: Grupo:
N° de laboratorio: N° de mesa:
Tema: Fecha:
Apellidos y nombres completos de los participantes:
(MODELO DE CARÁTULA)
Laboratorio N°12
FLIP FLOP
INFORME
Integrantes:
Apellidos y Nombres Sección Grupo
Profesor:
Fecha de realización :
Fecha de entrega :
Lima – 2019
TECSUP