Departamento de Ing.

de Sistemas
Arquitectura De Computadores

CIRCUITOS ARITMÉTICOS

ROMARIO ALDAIR MARTINEZ FUENTES

ALVARO JOSÉ VILLALOBOS RAMIREZ

HERNAN JOSE BLANCO RAMOS

UNIVERSIDAD POPULAR DEL CESAR

FACULTAD DE INGENIERIA Y TECNOLOGICAS

PROGRAMA DE INGENIERIA DE SISTEMAS

VALLEDUPAR – CESAR

2021
Departamento de Ing. de Sistemas
Arquitectura De Computadores

CIRCUITOS ARITMÉTICOS

ROMARIO ALDAIR MARTINEZ FUENTES

ALVARO JOSÉ VILLALOBOS RAMIREZ

HERNAN JOSE BLANCO RAMOS

DOCENTE

PABLO GUERRA

UNIVERSIDAD POPULAR DEL CESAR

FACULTAD DE INGENIERIA Y TECNOLOGICAS

PROGRAMA DE INGENIERIA DE SISTEMAS

VALLEDUPAR – CESAR

2021
 Departamento de Ing. de Sistemas
Arquitectura De Computadores

1. Diseñen circuitos multiplicadores binarios

A. multiplicador de tres bits por dos bits [utilizar bloques SC y/o SS]

B. Para poder realizar este diseño utilizamos el mismo análisis del punto A
anteriormente
Buscando no entrar en el análisis de las tablas de verdad, las cuales serían extensas y un
poco tediosas en el proceso, así poder tener una simplificación.
A3 A2 A1 A0
X B3 B2 B1 B0
A3B0 A2B0 A1B0 A0B0
A1B1 A2B1 A1B1 A0B1
A3B2 A2B2 A1B2 A0B2
A3B3 A2B3 A1B3 A0B3
M7 M6 M5 M4 M3 M2 M1 M0

Como observamos se necesitan semisumadores, sumadores completos de un bit, dos

bit, tres bit y cuatro bit, en vista de aprovechar bloques de 4 bit usamos el bloque de 4
bit 74HC283, como usamos bloques de 4 bit se observa que para MO no necesitamos
sumador debido a que corresponde a una compuerta lógica and, para M1 se necesitan
dos entradas de un sumador, para M2 se necesitan dos sumadores en serie por que se
suma A2B0 y Al B1 y el resultado de este se suma AOB2, para M3 necesitamos tres
sumadores en serie. Con esto pudimos llegar al diseño que vemos arriba.
 Departamento de Ing. de Sistemas
Arquitectura De Computadores

2. Diseñen un circuito aritmético 4-bit con dos variables de selección s1 y s0, que
genera las siguientes operaciones aritméticas:

Con base a la
funciona de salida F obtenemos las relaciones internas de la ALUD observamos que
existen 2 combinaciones en las cuales tenemos la entrada A no aparece en la función de
salida. La función booleana es negada por que la lógica es negada escogimos los valores
donde A es cero, remplazamos el bloque de 4 bit por un sumador de cuatro bits

comerciales.
Analizamos las combinaciones donde aparece B, sabemos que la compuerta XOR si las
dos expresiones son iguales en nuestro caso consideramos que si B es cero la salida
cero, que si B es uno y la otra entrada es cero la salida es uno por lo tanto si hacemos la
entrada cero cuando queremos ver a B, conseguir B en la salida si hacemos esa entrada.
y por último si esa salida pasamos con un serial and podemos hacer cero a la entrada a
B' si esta entrada es cero o permitir el pasar de B si la entrada es uno ahora solo es
necesario identificar donde se presentan las situaciones mencionadas.
 Departamento de Ing. de Sistemas
Arquitectura De Computadores

3. Montar y verificar el comportamiento de la ALU-8 bits [Unidad Aritmética Lógica]

con el simulador de circuitos: obtengan un bloque [o subcircuito en MultiSim/Proteus]
de la ALU-8 bit y visualicen las salidas o condiciones V, Z, S y C. Justifiquen el diseño
[¿Cómo se obtuvo el diagrama lógico?].

La implementación se realiza en la herramienta de software PROTEUS, se utiliza un

diseño de bloques, por medio de las herramientas subcircuito del programa, siguiendo
las condiciones presentadas en el diagrama presentado solo modificando la ALU de 2
bit por bloques de ALU de un bit. Las funciones aritméticas se modifican por medio de
los selectores, estas pueden tener acarreo de entrada según la entrada de CIN, al final se
presenta el bit de signo.
En primera se utilizaron los logictoggle sustituyendo el Dipswitch en esta simulación a
los cuales se les conectó un bus especificando cada conexión a las entradas binarias
nombrando el primer conjunto de 4 bits desde A1 hasta A8 y lo mismo con el segundo
conjunto que se nombró desde B1 hasta B8 y llamando al bit más significativo y al
menos significativo como MSB y LSB respectivamente.
Después se añadieron todas las compuertas lógicas tales como NAND, OR y XOR; de
las cuales se conectaron a las entradas a través de un bus con sus respectivos conjuntos.
Para las operaciones de suma y resta se agregó un SUMADOR al que se le conectaron a
las primeras 8 patas, el primer conjunto de bits (A1-A8); y las siguientes 8 patas fueron
conectadas a las salidas de las compuertas XOR. y a la entrada C0 se le conecto el LSB
para que indique qué operación se realizará.
 Departamento de Ing. de Sistemas
Arquitectura De Computadores

PRINCIPALES DIFICULTADES
Dentro de lo que más se nos hizo difícil fue con la simulación, desde que tuvimos que
descargar el programa hasta el momento de que no quiera hacer nada nuestro archivo
sin saber por qué. Descargamos varios programas como Proteus (el gratis y el
profesional), Multisim y simuladores online para poder hacer nuestra simulación, cosa
que no pudimos hacer a tiempo, porque ya que pudimos instalarlo, tuvimos un poco de
conflicto con entender los métodos PULL-UP y PULL-DOWN, así como varios errores
al momento de usar los buses de datos y conectar cada salida a su destino. Otro
problema fue al momento de probar la proto con el diseño, ya que nos causó un poco de
conflicto el hecho de que la lógica fuera que encendiera con cero y se apagara con uno.
Una duda que con una simple pregunta se pudo solucionar.
 Departamento de Ing. de Sistemas
Arquitectura De Computadores

CONCLUCIÓN
Con esta práctica se aclara la utilidad de las compuertas lógicas dentro de sistemas
completos, así como la importancia de la planeación de un cableado óptimo con la
finalidad de identificar y corregir errores de manera sencilla. Como introducción es
excelente pues muestra las posibles dificultades con las que nos vamos a ir topando sin
tener un nivel de dificultad sumamente elevado. El realizar esta práctica me ayudó a
poder entender el uno de Proteus y el cómo realizar una simulación. También me sirvió
para aprender a cablear de forma más limpia y ordenada y a manejar las compuertas
lógicas de mejor manera. Se me complicó al inicio debido a que Proteus era nuevo para
mí, pero hice lo mejor que pude y logré entenderlo y realizar esta práctica.
 Departamento de Ing. de Sistemas
Arquitectura De Computadores

BIBLIOGRAFÍA

 Widmer, N., Moss, G. L., Tocci, R. J., Widner, N. S.(2018). Digital systems
principles and applications. Pearson Educación. http://www.ebooks7-24.com/?
il=5767
 Floyd, T. L. (2016). Fundamentos de sistemas digitales. Pearson Educación.
http://www.ebooks7-24.com/?il=4765
 https://es.wikipedia.org/wiki/Unidad_aritm%C3%A9tica_l%C3%B3gica