Universidad Autnoma Del Caribe. Borja Joseph, De la Ossa Wilson y Ricardo Aragn.

Compuerta or exclusiva y sus 1

aplicaciones

COMPUERTA OR EXCLUSIVA Y SUS APLICACIONES

Borja, Joseph., De la Ossa, Wilson y Ricardo, Aragn.
wilsondelaossa030698@hotmail.es,caballerosjoseph2010@gmail.com, ricaaragon1998@gmail.com
Universidad Autnoma Del Caribe

ResumenEn la siguiente experiencia se verific el
funcionamiento de diferentes circuitos. Uno de esos circuitos
corresponde al funcionamiento de una compuerta XOR, En el segundo circuito se utiliz 5 compuertas NOT, dos
utilizando varios tipos de compuertas lgicas. NAND, un NOR, dos interruptores, y un led, de la placa
Tambin se conoci las aplicaciones de la compuerta XOR. Las Spartan 3E-100 CP132. Los interruptores y el led estaban
asignados de igual forma que estaban en el primer circuito al
aplicaciones son; medio sumador, medio substractor,
momento de programarlos en la placa. Este segundo circuito
comparador binario, y generador de paridad.
tiene el mismo resultado que el circuito uno, la diferencia es que
el segundo circuito utiliza ms compuertas. En la figura 1 (B)
ndice de Trminos Compuerta XOR, compuerta NOT,
se puede observar el segundo circuito.
compuerta NAND, compuerta NOR.

I. INTRODUCCIN
En el presente informe se dar a conocer el funcionamiento de
la compuerta XOR y sus aplicaciones, con ayuda de compuertas
lgicas dadas en clases anteriores con el fin de observar sus
resultados, adems se debe mencionar que la compuerta XOR
se puede utilizar para intercambiar dos seales lgicas sin
necesidad de una conexin entre capas de un circuito. Adems,
con la ayuda de la compuerta XOR puede contarse el nmero
de salidas 0 para determinar el nivel de coincidencia o
correlacin de la secuencia de datos, esto se ve muchos en los
dispositivos de comunicaciones, tales como los receptores
CDMA (acceso mltiple por divisin de cdigo) y
decodificadores para correccin de errores y cdigos de canal.
II. MTODOS/METODOLOGA
A. Metodologa
Para esta experiencia se inici abriendo el programa XILINX,
esta aplicacin nos ofreci las compuertas necesarias para
armar dos circuitos equivalentes a una compuerta XOR, y sus
aplicaciones.
El primer circuito, se utiliz dos compuertas NOR (GI 7402),
un NOT (7404), un NAND (G2 7400), dos interruptores y un
led(L1).
El primer interruptor (A) le asignamos el SW7-N3, el segundo
interruptor (B) se le asign el SW6-E2, y la salida(L1) era el led
(S1) de la placa Spartan 3E-100 CP132. Con el circuito
armado apagamos y encendamos los interruptores de la placa
para ver cuando encenda el led y as obtener diferentes
resultados. En la figura 1 (A) se puede observar el primer
circuito.
A B
Figura 1. Circuitos equivalentes a una compuerta XOR
En las aplicaciones de la compuerta XOR tenemos el medio
sumador, en este circuito se utiliz una compuerta XOR (7486),
un NAND, un NOT, dos interruptores y dos salidas. El primer
interruptor (x) le asignamos el SW7-N3, el segundo interruptor
(Y) se le asign el SW6-E2, la primera salida(L2) era el led (S1)
y la segunda salida(L1) era el led (P4) de la placa Spartan 3E-
100 CP132.
En la Figura 2 (A) se puede observar el circuito sumador.
Otra aplicacin de la compuerta XOR es el medio substractor,
para este circuito se utiliz tres NAND, un XOR, dos
interruptores y dos leds.
El primer interruptor (x) le asignamos el SW7-N3, el segundo
interruptor (Y) se le asign el SW6-E2, la primera salida(D) era
el led (S1) y la segunda salida(B0) era el led (P4) de la placa
Spartan 3E-100 CP132. En la Figura 2 (B) se puede observar
el circuito medio substractor.
Otra aplicacin de la compuerta XOR la comparacin de
binario, Para este circuito de utilizo cuatro XOR, cuatro NOT,
un NAND con cuatro entradas, ocho interruptores y un led.
El interruptor (A0) se le asign el SW7-N3, el interruptor (A1)
se le asign el SW6-E2, el interruptor (A2) se le asign el
Universidad Autnoma Del Caribe. Borja Joseph, De la Ossa Wilson y Ricardo Aragn. Compuerta or exclusiva y sus 2
aplicaciones

SW5-F3, el interruptor (A3) se le asign el SW4-B3, el 1 1 0

interruptor (B0) se le asign el SW3-B4, el interruptor (B1) se
Tabla 2. Resultado del Circuito equivalente a una compuerta XOR
le asign el SW2-K3, el interruptor (B2) se le asign el SW1- Figura 1 (B).
L3, el interruptor (B3) se le asign el SW0-P11, y el led(L1) se
le asigno (S1) de la placa Spartan 3E-100 CP132. En la Figura
2 (C) se puede observar el circuito comparador de binario. X Y S C
0 0 0 0
Otra aplicacin de la compuerta XOR es el generador de
paridad, para este circuito se utiliz cuatro XOR, cinco 0 1 1 0
interruptores y un led.
El interruptor (B0) se le asign el SW7-N3, el interruptor (B1) 1 0 1 0
se le asign el SW6-E2, el interruptor (B2) se le asign el SW5-
1 1 0 1
F3, el interruptor (B3) se le asign el SW4-B3, el interruptor
(B4) se le asign el SW3-B4 y el led (L1) se le asigno (S1) de Tabla 3. Resultado del medio sumador.
la placa Spartan 3E-100 CP132. En la Figura
2 (D) se puede observar el circuito generador de paridad.
A B X Y D Bo
0 0 0 0

0 1 1 1

1 0 1 0

C D 1 1 0 0
Tabla 4. Resultado del Medio Substractor.

B4 B3 B2 B1 B0 X TOTAL TIPO DE
DE 15 PARIDA
D
Figura 2. Aplicaciones de la compuerta XOR
0 0 0 0 0 0 0 Par
B. Equipos utilizados
0 1 0 1 0 0 2 Par
- Compuerta NAND. 1 0 1 0 1 1 3 Impar
- Compuerta NOR. 0 1 1 1 0 1 3 Impar
- Compuerta XOR. 1 1 0 1 1 0 4 Par
- La placa Spartan 3E-100 CP132 1 0 1 1 1 0 4 Par
C. Figuras
0 1 0 0 0 1 1 Impar
0 0 0 0 1 1 1 Impar
Tabla 5. Resultado del generador de paridad.
A B X
0 0 0
0 1 1
1 0 1
1 1 0
Tabla 1. Resultado de Circuito equivalente a una compuerta XOR
Figura 1 (A).

A B X
0 0 0 Tabla 6. Resultado del Comparador de binario.

0 1 1
1 0 1
Universidad Autnoma Del Caribe. Borja Joseph, De la Ossa Wilson y Ricardo Aragn. Compuerta or exclusiva y sus 3
aplicaciones

IV. CONCLUSIONES
A. Conclusiones
III RESULTADOS Se mejor el uso del programa XILINX, adems se conoci el
funcionamiento de la compuerta XOR y sus diferentes
aplicaciones.
Los resultados de las tablas 1 y 2 son iguales porque hacen
se comprobo los resultado dados en la practica con la teoria.
referencia a una compuerta llamada compuerta XOR. Al
momento de poner a funcionar estos circuitos de la figura 1 (A, Se analiz los circuitos de la figura 1 (A) y (B) que
B) nos dio como resultado que solo ser 1 cuando los correspondian al funcionamiento de la compuerta XOR.
interruptores A y B sean diferentes. as es como funciona esta
compuerta. Se conoci distintos circuitos, en donde estaba presente la
El resultado de la tabla 3 nos muestra que cuando los compuerta XOR.
interruptores A y B estn encendidos, da cero en la salida (S) y
en la salida (C) nos da como resultado uno. Este circuito
B. Figuras y tablas
funciona igual a la teora de suma de binario 1+1=0=acarreo,
Tambin vemos que la suma sin acarreo lo toma en la salida
(S), es decir 1+0 y 0+1, y cuando hay acarreo lo toma en la
salida (C).

El resultado de la tabla 4 nos muestra que cuando el primer

interruptor (x) est apagado (0) y el interruptor (Y) esta
encendido (1), la salida (D) y (B0) estarn encendidos (1). Este
circuito que est en la figura 2 (B) funciona igual a la teora de
la resta de binarios, que dice 0-1=1=acarreo. El acarreo lo
toma en la salida (B0), el resto de combinaciones es una resta
normal y la cual la salida de esos resultados se apreciar en la
salida (D).

El resultado de la tabla 5 nos dice que solo se tendr una salida

(x) 1 si es impar la combinacin que le asignemos, es decir el
primer digito lo da el primer interruptor, el segundo digito el
segundo interruptor, as sucesivamente y as obtenemos un
numero binario, este circuito tiene 4 interruptores como vemos
en la figura 2 (D), es decir que tenemos cuatro dgitos, lo que
har este circuito es decirnos si es par o impar. Figura1.1 Circuito equivalente a una compuerta XOR.

EL resultado de la tabla 6 lo obtenemos del circuito de la figura

2 (C). Este circuito compara binarios. Como en el anterior
circuito (figura 2 (D)) veamos que cada interruptor era un
digito de un numero binario, este circuito hace lo mismo,
primero tenemos dos letras A y B, el interruptor (A0) se
compara con el interruptor (B0) y as sucesivamente hasta llegar
a los dos ltimos interruptores (A3, B3). Si el binario obtenido
de las combinaciones de los interruptores (A), eran iguales al
binario obtenido de las combinaciones de los interruptores (B),
la salida (x) era igual a 1.
Imagen 1. Placa Spartan 3E-100 CP132.

III. DISCUSIN
Estos resultados fueron totalmente coherentes a las teoras
dadas en clase, no hubo ningn error al momento de comparar
los resultados tericos a los resultados dados en la prctica.
Universidad Autnoma Del Caribe. Borja Joseph, De la Ossa Wilson y Ricardo Aragn. Compuerta or exclusiva y sus 4
aplicaciones

REFERENCIAS

[1] Mano, M. M. (1982). Lgica digital y diseo de

computadores. Pearson Educacin.W.-K. Chen, Linear
Networks and Systems (Book style). Belmont, CA:
Wadsworth, 1993, pp. 123135.
[2] Sandoval Ruiz, C. E., & Fedn Rovira, A. S. (2014).
Efficient RS (255, k) encoder over reconfigurable
systems. Revista Tcnica de la Facultad de Ingeniera
Universidad del Zulia, 37(2), 151-159.
[3] Martnez, H. A. V. (2008). Representacin de nmeros en
binario. Technical report, Universidad de Sonora,
Hermosillo, Sonora. S. Chen, B. Mulgrew, and P. M.
Grant, A clustering technique for digital communications
channel equalization using radial basis function
networks, IEEE Trans. Neural Networks, vol. 4, pp.
570578, July 1993.
[4] Prez, E. M., Mandado, E., & Mandado, Y. (2007).
Sistemas electrnicos digitales. Marcombo.E. H. Miller,
A note on reflector arrays (Periodical styleAccepted
for publication), IEEE Trans. Antennas Propagat., to be
published.
[5] Lozoya-Ponce, R. E., Campos-Cantn, I., & Lozoya-
Ponce, R. O. (2013). Estructura reconfigurable:
comparador/multiplexor/demultiplexor. Revista mexicana
de fsica, 59(2), 107-116.
[6] Lopez Yaez, I., Figueroa Nazuno, J., & Yaez Marquez,
C. (2006). Using binary decision diagrams to efficient
represent Alpha-Beta associative memories. Instituto
Politcnico Nacional. Centro de Investigacin en
Computacin.W. D. Doyle, Magnetization reversal in
films with biaxial anisotropy, in 1987 Proc. INTERMAG
Conf., pp. 2.2-12.2-6.