Documentos de Académico
Documentos de Profesional
Documentos de Cultura
lmplementacin de funciones
booleanas
3.1. OPERADORESLOGICOS
Estos operadores son pequeos circuitos digitales integrados cuyo funcionamiento se adapta a las
operaciones y postulados del lgebra de Boole. Los operadores o puertas lgicas ms importantes
aparecen en la Tabla 3.1, junto a su nombre, smbolo ms extendido y ecuacin.
a Se fabrican en
Sumadora ,S:4++r
b s o (oR) dos entradas
c
a Se fabrican en
Multiplicadora S:a'b'c
b s Y (AND) dos, tres o cuatro entradas
c
a s
Inversora
NO (NOT)
s:a Se fabrican en
una entrada
63
64 ELEcrRoNtcA DtGtrAL
Igualdad Se fabrican en
a s BUFFER
s:a una entrada
a
: a'b' No se fabrica, solamente
b s Inhibit S
se emplea en esquemas
a
No se fabrica, solamente
b s Imply S:a+6+ se emplea en esquemas
:
Simbologia
Funcin Smbolos DIN Smbolos IEC
ms extendida
NO
AND
OR
NAND
NOR
OR EXCLUSIVA
NOR EXCLIJSIVA
IMPLEMENTACION DE FUNCIONES BOOLEANAS 65
uo Salida
ot
G Dl
.N 'ol5 AlmentacinV66=5V
c
-t
o -l
G
.!rl 4
cl
c
o -l
E 8J 3 2,4 V
2 55'C
I \0' c'
1 \zo'c 'tii,l'
v. 25'C\
^o 0
GCD
0.6 0.8 1,2 2,0 2,4 2,8
f;o
:o
8.9 Rango permisible Rango permisible
de entrada para de entrada para
gE 0 lgico 1 lgico
CG
Eii
que es
. Inmunidad al ruido (noise matginr): Se define como el margen de ruido electrnico
capazde soportar la puerta sirique se produzcan alteraciones en su funcionamiento. Se mide
en voltios.
o Tiempo de propagaci6n Qtropagation detay)z Es el tiempo que transcurre entre el momento de
introucir uniinfo.-ucfun en la entrada de una puerta lgica y el instante en que se produce
66 ELEcrRoNtcA DtGrrAL
Tecnologa CCD
Implementacin Implementacin
Funcin con NOR
con NAND
de 0 a 1 y
En el anterior cronograma, para simplicar la representacin de las transiciones
stas se represen-
de 1 a 0 (tambin llamads flanc-o cte subiiay flunco de bajada, respectivamente),
68 ELECTRONICA DIGITAL
taban como si se produjeran en tiempo cero, aunque en realidad no sea as. El convenio anterior-
mente citado se expone en la Figura 3.3.
Realidad
Convenio
1. Obtener la tabla de verdad que representa la funcin lgica a implementar a partir de las
condiciones fisicas de funcionamiento del circuito.
2. Deducir la ecuacin de la funcin que se realizar,, partiendo de la tabla de verdad.
3. Simplificar la ecuacin obtenida de la tabla de verdad.
4. Implementar el circuito con puertas lgicas, buscando la obtencin de alguno o varios
de los siguientes objetivos:
lmplementar con el menor nmero de puertai posibles.
- Implementar con un solo tipo de puertas.
- Implementar con el menor nmero de pastillas integradas.
- Implementar el circuito ms econmico.
Nmero de pin
en la pastilla
Cada puerta de una misma
pastilla se denomina A, B, cvD
vc, 14 13 12 11 10
PROBLEMAS RESUELTOS
a) S:(a'b+c'd)'a
b),s : (c' 6 + c' d)'(a' b + c)
Solucin:
a) para implementar el circuito lgico correspondiente a una funcin debe comenzarse su represen-
tacin sbre el papel desde el lao derecho, colocando en l la salida de la funcin' Seguidamente,
observaremos en 1a funcin la 1tima operacin a realizar, dibujando la puerta lgica
que corres-
ponda a dicha operacin. Con cada una de las entradas de la puerta dibujada procederemos de
igual forma, representando, siempre hacia la izquierda, las nuevas puertas que vayamos incluyen-
la
do. Cuando todas las operaciones de la funcin estn representadas slo restar efectuar
conexin a cada una de las variables o entradas de la funcin, lo que realizaremos representando
bornas a
en el lado izquierdo una borna por cada una de las entradas, e interconectando estas
las entradas de las puertas 1gicas que correspondan'
70 ELECTRONICA DIGITAL
a)
a
b
c
d
c)
d ---
3.2. Realizar la implementacin con puertas lgicas de las funciones que se exponen seguidamente:
a) F:(x'y+zl'(x'i'Zl
b) r : @'y)'(r * z)'t(x + t) + @ + z)l
Solucin:
x
Y
b)s:ffi
Solucin:
Aplicando los procedimientos de problemas anteiores se obtiene el circuito de la Figura
3'9'
a)
72 ELECTRONICA DIGITAL
3.4. Analizar el circuito de la Figura 3.11 para obtencr: la ecuacin de la funcin que representa,
la tabla de verdad y la implementacin de la funcin simplihcada.
7432
7402
Cuatro Pastillas
Solucin: El proceso de obtencin de 1a ecuacin de una funcin implementada con puertas lgicas
consiste en ir
rcalizando la ecuacin de salida de cada puerta del circuito partiendo desde el extremo
izquierdo, donde habitualmente se localizan las entradas, hasta llegar al extremo derecho, donde se
encontrarn colocadas las salidas.
En el circuito de nuestro problema, las ecuaciones en los puntos X e Y sern
X:a4: Y:l-T-b
IMPLEMENTACION DE FUNCIONES BOOLEANAS 73
F: X + y: (a.b) + (a + 6\
A continuacin procederemos a realizar la tabla de verdad que representa a la funcin, y que se
ab a--6 a+b F
00 1 0 I
0l I 0 I
10 I 1 1
11 0 0 0
Tras ello, nos dispondremos a simplificar la funcin aplicando el lgebra de Boole, con lo que se
obtiene
Por tanto, la implementacin con puertas de la ecuacin simplificada ser la que aparece en la Fi-
gua 3.12.
b
7400
Una pastilla
3.5. Obtener la ecuacin y tabla de verdad del circuito de la Figura 3.13. Asimismo,serealizara
la implementacin con el menor nmero posible de puertas lgicas.
V
Una pastilla
00 1 I 0
01 I 0 1
10 0 1 I
11 1 1 0
Esta tabla de verdad.nos indica que el circuito se comporta como una puerta OR EXCLUSIVA; es
decir, responde con 1 cuando sus dos entradas son diferentes y responde con 0 cuando sus dos entradas
son iguales. La anterior ahrmacin se puede comprobar fcilmente simplificando simplemente la
funcin por la aplicacin del lgebra de Boole:
El circuito resultante de esta ltima funcin simplificada est representado en la Figura 3.14.
,6-|f-\
-- | ,
L--'/r--Q
3
n H 7486
Una pastilla
3.6. Partiendo del circuito de la Figura 3.15, obtener la ecuacin de la funcin implementada,
simplificarla e implementarla de nuevo para que tenga el menor nmero posible de puertas
lgicas.
IMPLEMENTACION DE FUNCIONES BOOLEANAS 75
a
b
c
tfi*-*,
7410
Tres Pastillas
Solucin: A la vista del circuito de la Figura 3.15 se puede altrmar que las ecuaciones en los puntos
X e Y son las siguientes:
x:14 ; V:a'c
Por tanto, la ecuacin de la funcin de salida ser
F : Gt4t. , . -' F
procederemos seguidamente a su simplihcacin, aplicando en primer lugar las leyes de De Morgan,
enunciadas en el Captulo 1, al producto hnal; obtendremos
F:a'b+a'c+b
y
A continuacin aplicaremos los mapas de Karnaugh para simplificar la funcin resultante, tal como
aparecen en la Figura 3.16.
00 o1 11 0
"{
e.c
0 C 1
1
(r t) :)
Figura 3.16. Mapa simplificativo del Problema 3.6.
F: a'c + b
76 ELEcrRoNrcA DtctrAL
b
Tres pastillas
3.7. Analizar el circuito de la Figura 3.18 obteniendo su ecuacin, tabla de verdad e implemen-
tacin simplificada con el menor nmero de puertas lgicas.
b
1A
, ,/'
13
7404
c
7432
Cinco pastillas
X--a.6-c: y:1ai-bl-c
con lo que la ecuacin de la salida ser
F:X+Y:a.6'c+1a-+n.c
Si aplicamos seguidamente el teorema de De Morgan, tendremos
F:a'6'c+a'6'c:a.6.c
IMPLEMENTACION DE FUNCIONES BOOLEANAS 77
La Tabla 3.6 representa la tabla de verdad de la funcin, en este caso obtenida de la funcin
simplilicada, por ser sta ms sencilla.
abc F
000 0
001 1
010 0
011 0
100 0
101 0
110 0
111 0
,L,fu, 7 411
Dos pastillas
3.g. Analizar el circuito de la Figura 3.20, obtener la ecuacin simplihcada de la funcin repre-
sentada e implementar el circuito con puertas lgicas. Se obtendr, asimismo, su tabla
de
verdad.
Solucin: Las ecrraciones en los puntos de1 circuito X e ). son las siguientes
X:(a@).(,Oc) ; Y: (a+b)+(a+c)
Por tanto, la ecuacin de la funcin en la saiida ser
7402
Cinco pastillas
00 01 11 10 a'6
0
r-n o
'c
1
- o rJ
a.b
Figura 3.21 . Mapa de Karnaugh del Problema 3.8.
F:a.b+a.6+A.c
IMPLEMENTACION DE FUNCIONES BOOLEANAS 79
La ecuacin obtenida precisa de seis puertas lgicas para su implementacin; sin embargo, se puede
conseguir reducir el nmero de puertas si tenemos en cuenta que los dos primeros sumandos repre-
sentan la ecuacin de una puerta OR EXCLUSIVA. De esta forma, la ecuacin se transforma en la
que se muestra a continuacin:
F:(a@U+a.c
Esta funcin precisa solamente de cuatro puertas para ser implementada. Hay que tener muy en cuenta
este caso para prximos problemas, ya que los mapas de Karnaugh no dan siempre el menor nmero
rle puertai porlblrt. La implementacin del circuito que cumple esta funcin se representa en la
Figura 3.22.
a
b
000 0 0 0
001 0 1 1
010 1 0 1
011 1 1 1
100 1 0 1
101 1 0 1
110 0 0 0
111 0 0 0
Tres pastillas
Solucin: Los circuitos digitales poseen, en la prctica, ms de una salida, el circuito de la Fi-
gara 3.23 es un ejemplo de ello. Para analizar estos circuitos se obtiene una ecuacin por cada salida
que posea; el proceso es similar al detallado en problemas anteriores (partiendo desde cada entrada
hacia las salidas).
Las ecuaciones y su simplihcacin sern, en este caso
X - a' b + a' b : a' b' r' b -- @ + A'@ + A : a' a * a' 6 + a' 6 + 6' 6 : 6
Y : a'@' b + a' b) : a' a' b * a' a' b : a' b
3.10. Analizar el circuito de la Figura 3.24 y obtener sus ecuaciones lgicas simplificadas.
7408 + 7404
X: (A-+-b -t a. b : a. 6 -t a. b : @ b
Y: (a + b) + a. b : a'5 + a. b : a@
-a b
3.11. Implementar la funcin del circuito de la Figura 3.25 empleando:
.v 7404
1A
i-|--."-l-----?-+---. 1
Solucin: Comenzaremos por obtener la ecuacin de la funcin representada por la Figura 3.25;
esta es
F :m : o.1u o.10-u
o.10-. , 1-r.a
5 7+o
Figura 3.26. Circuito con NAND de dos entradas del Problema 3'11.
p : o' 1a' t ( 4 @ n) : " : (a + U)' (6 + c)' (c + d) : @/a + a' ' (6' c + 5' d + c' c + c' d) :
: a' -b' c + a' 6' d+ a' 5' c + a' 6' c' d : a' 6' c + a' b-' d
, F:ia.54 \*6l
Por ltimo, negando de nuevo dos veces la funcin, queda
82 ELECTRONICA DIGITAL
El circuito con puertas NAND de tres entradas ser, por tanto, como el que se ve en la
Figwa 3.27.
c
7 410
d
Figura 3.27. Circuito con NAND de tres entradas del Problema 3.11.
En el anterior circuito hav que destacar que en la puerta NAND, donde se realiza el producto
hnal de los dos factores, al sobrar una entrada sta ha sido conectada a nivel 1. La razn de ello
est en que es obligalorio que todas las enfradas de una puerta lgica TTL estn conectadas, ya
que de no estarlo se producen errores en su funcionamiento. Por tanto, como el nico nivel que
no afecta al funcionamiento de una puerta NAND es el 1, se conectar la entrada libre a dicho
nivel.
F:a'b+a'c+A'6.c+a.F
a) S1o con puertas NOR de dos entradas
b) S1o con puertas NAND de dos entradas
Solucin: Aplicando Karnaugh para simplihcar la funcin, obtenemos e1 mapa de la Figura 3.28
00 0 10
o
I -
l f_ g
F:at6'c
IMPLEMENTACION DE FUNCIONES BOOLEANAS 83
F: a * 6'c: a + (-b+ c)
n:f,ffi.
Si implementamos esta funcin, obtenemos el circuito de la Figura 3.29'
Una pastilla
b) Negando dos veces la funcin que hemos obtenido del mapa de Karnaugh y aplicando el teorema
de De Morgan, se obtiene
r: "i-fi :;G
Implementando este circuito con puertas NAND de dos entradas, se obtiene e1 circuito de la
Figura 3.30.
4P
sJ+o
12D
r5 74oo
s9
1
7400
Una pastilla
F:i.d+(a*a.b.c)
a) S1o con puertas NOR
b) Slo con puertas NAND
84 ELECTRONICA DIGITAL
Solucin:
F : c. d + (a _t a. b. c) : (c + d) + la + @ + 6 + cll : (c ++ (a + 6 + .)
y negando cada operacin de suma dos veces para implementarla slo con puertas NOR,
tendremos
:
r:@+A+@+6+c)
porque el circuito implementado con puertas NOR es el de la Figura 3.31.
2A
1A
t 7402
Tres pastillas
F : a' d + (a * a' b' c) : e' d + (a' a' b' c) : E' d + a' b' c
7400
Dos pastillas
Solucin: Comenzaremos por simplihcar la funcin, empleando para ello el mapa de cinco variables.
Se obtiene as el mapa de la Figura 3.33.
E. a'e
6.d
F:a'e+6'd+6'e
es el de la
De donde deducimos que el circuito correspondiente a la implementacin de esta funcin
Figura 3.34.
7404
4B
2b"-:2--e,
7408 7427
9c
7408
Tres pastillas
Figura3.34.lmplementacincorrespondientealProblema3.l4'
7486
A
1
7404
Cuatrc pastillas
P:(a@b)+@'c)
Calculando la tabla de verdad de esta funcin tal y como se explic en el Captulo 1, obtendremos
la Tabla 3.3.
000 0 0 0
001 0 I I
010 1 0 1
011, 1 1 1
100 1 0 1
101 1 0 1
110 0 0 0
111 0 0 0
IMPLEMENTACION DE FUNCIONES BOOLEANAS 87
Si aplicamos la Tabla 3.8 a cada una de las entradas, se obtiene el cronograma representado en la
Figura 3.37.
3.16. Dado el cronograma de la Figura 3.38, que corresponde a un circuito lgico, disear dicho
circuito.
Solucin: A la vista del cronograma de la Figura 3.38 se puede obtener fcilmente la Tabla 3.9, que
corresponde a la tabla de verdad del circuito.
88 ELECTRONICA DIGITAL
obe F
000 0
001 0
010 0
011 L
100 0
101 1
110 1
111 1
a'b
a'c
F:a.b+a.c*b.c
Por tanto, el circuito capaz de realizar el cronograma de la Figura 3.38 es el que se muestra en la
Figura 3.40.
7408
4B
7408 pastillas
Dos pastillas
3.17. Partiendo del cronograma de la Figura 3.41, disear el circuito lgico que lo cumple.
Solucin: Observando el diagrama de tiempos podemos sacar fcilmente la Tabla 3.10, que consti-
tuye la tabla de verdad del circuito que se debe disear.
abc F
000 0
001 0
010 I
011 I
100 1
101 1
110 I
111 I
C
00 01 11 r0
0
II' T-n
j
,l
1
!_l
F:a*b
El circuito correspondiente a esta funcin es el de la Figura 3.43,en el que se puede observar que
la entrada c se puede eliminar ya que el resultado es independiente de sus variaciones.
c -7a32
Una Pastilla
abcd F
0000 I
0001 1
0010 I
0011 I
0100 0
0101 1
0110 1
0111 0
1000 0
1001 I
1010 1
1011 0
1100 0
1101 0
1110 0
1111 0
Solucin: Aplicando los mapas de Karnaugh para simplificar esta funcin, obtenemos la Figura 3.44
IMPLEMENTACION DE FUNCIONES BOOLEANAS 91
.5 e.E.d
a
\D
d
00
6.e.d
0
5'c'd
'c'iI
Figura 3.44. Mapa del Problema 3.18.
F:a.6+a'G@d)+6'\c@d\
Tras ello sacaremos tambin factor comn (c @ d), resultando
F:a.6+(a+D.k@d)
Por ltimo, aplicando De Morgan, tendremos
F:a.6+ta.tl.G@d)
El circuito resultante es, por tanto, el de la Figura 3.45.
7400
A
c-4 7408
d -------1 7486 Cinco pastillas
abcd F
0000 1
0001 0
0010 0
0011 0
0100 0
0101 0
0110 I
0111 0
1000 0
1001 0
1010 I
1011 0
1100 0
1101 1
1110 0
1111 0
Solucin:
F : a. 6' ' d + a. b' c' d + a' 6' c'd + a' b' c' d
Utilizando 1os mapas de Karnaugh para simplihcar la funcin, se obtiene la Figura 3.46.
En principio, y a la vista de este mapa, la funcin no puede simplihcarse. En estos casos se emplea, si
es posible, una variante especfica del mapa de Karnaugh para funciones OR exclusiva. Dicho mapa
se obtiene intercambiando entre s las dos ltimas columnas y las dos ltimas hlas, resultando de este
modo un mapa como el que aparece en la Figura 3.47.
IMPLEMENTACION DE FUNCIONES BOOLEANAS 93
c@d
En este mapa las casillas de las columnas y filas centrales poseen la siguiente propiedad simplificativa
a. 6 + a. b : a @-b ; o. a * c. d :-c,@ d
Si utilizamos en nuestro problema el mapa de OR exclusivo, se obtiene el mapa de la Figura 3.48.
10 (a @ b)' c'd
11
P:(a@b).c.4+@@b)..d
F:4.agbt.c+@-G-b.d
94 ELECTRONICA DIGITAL
y, por ltimo
F: A.[(a @ ) @ c-]
a
b
Tres pastillas
3.20. Utilizando los mapas de Karnaugh para OR exclusiva, implementar la funcin que cumple
la Tabla de verdad 3.13.
abcd F
0000 0
0001 0
0010 0
0011 0
0100 0
0101 1
0110 1
0111 0
1000 0
1001 1
1010 I
1011 0
1100 0
1101 0
1110 0
1111 0
(a@) (cOd)
P:(aO) .(c@/)
La implementacin del circuito aparece en la Figura 3.51.
7486
Dos pastillas
3'21' Utilizando los mapa-s de Karnaugh para OR exclusiva, implementar la funcin que cumple
la Tabla de verdad 3.14.
abcd F ab e d F
0000 I 1000 0
0001 0 1001 o
0010 0 1010 0
0011 1 1011 0
0100 0 110 0 1
0101 0 1101 0
0r 10 0 1110 0
0111 0 111r 1
96 ELECTRONICA DIGITAL
mapa
Solucin: Si se representa la ecuacin minterms en el mapa de OR exclusiva, se obtiene el
de
la Figura 3.52.
1- \oo 01 10 11
(r-o-t) (; @ d)
F : tA @-bt '(c O d)
404
F : a. 6. + a. b. a : .. (a. 6 + a. b) : . (a @ b)
En la Figura 3.55 aparece implementado el circuito que cumple el cronograma del enunciado
7404
Tres pastillas
3.23. Utilizando los mapas de Karnaugh, implementar, con el menor nmero posible de puertas
lgicas, el circuito que cumple la Tabla de verdad 3.15.
altcde F abcde F
00000 0 0000 0
00001 0 0001 0
00010 1 0010 1
00011 0 0011 0
00100 1 0100 1
00101 0 0101 0
00110 I 0110 1
00111 0 0111 0
01000 0 1000 0
01001 I 1001 1
01010 0 1010 0
01011 1 1011 1
01100 0 1100 0
01101 I 1101 I
01110 0 1110 0
01111 I 1111 1
Solucin: Cuando hay que utilizar el mtodo de Karnaugh para simplihcar una funcin de cinco
variables existen dos formas de aplicar los mapas:
a) Podemos emplear un mapa de Karnaugh de cuatro variables para aquellos valores en eue a : 0
: l, tal y como aparece en los mapas de la Figura 3.56.
y otro para aquellos en que a
98 ELECTRONICA DIGITAL
6'c'
,/ 11 10
1
b'e
b'e
6d 6'd e
rraa=O
Mapaparaa=0 Mapaparaa=1
F : Ft + F2 : a'(b' e 1- 6' c' + 6' d' \ + a'(b' e + 6' c' + 6' d' )
F : (a + al'lb' e + 6' c' * 6' d' l : b' e + 6' c' + 6' d' e
b) Otra forma de simplihcar ecuaciones de cinco variables con los mapas de Karnaugh consiste en
el empleo del mapa de cinco entradas, como el que aparece en la Figura 3.57.
6.c.
b'e
01
1 1
1 0 ___----> It d'
Por tanto, directamente del mapa de la Figura 3.57 podemos obtener 1a funcin simplificada
F:e.b+6.c.t6.d.
El circuito, por tanto, es el que aparece en la Figura 3.58.
3
zB
7404
4 9
1'l
- 7 411
1 A
7432
7411
B
7432
7411
Tres pastillas
3.24. Disear un circuito constituido por tres pulsadores, a, b, c, y una lmpara que funcione de
forma que sta se encienda cuando se pulsen los tres pulsadores a la vez o uno cualquiera
solamente.
Solucin: LaTabla 3.16 representa la tabla de verdad que cumple el enunciado del problema donde
se considera 0 a la lmpara apagada y 1 a la lmpara encendida.
ahc F
000 0
00 r 1
010 1
011 0
100 I
101 0
110 0
111 I
a'6'*a'b'c
100 ELECTRONICA DIGITAL
Simplificando quedar
7486
Una Pastilla
3.25. Disear un circuito que, estando constituido por cuatro pulsadores, a, b, c y d, y dos lmparas,
L, y Lz, cumpla las siguientes condiciones de funcionamiento:
. Zr Se encender si se pulsan tres pulsadores cualesquiera.
. Lz sa encender si se pulsan los cuatro pulsadores.
. Si se pulsa un solo pulsador, sea ste el que sea,. se encendern Lt y Lz.
abcd LL L2
0000 0 0
0001 1 1
0010 1 1
0011 0 0
0100 I 1
0101 0 0
0110 0 0
0111 I 0
1000 I 1
1001 0 0
1010 0 0
1011 I 0
1100 0 0
1101 I 0
1110 1 0
1111 0 1
IMPLEMENTACION DE FUNCIONES BOOLEANAS 101
Lt : a. 6. . d + a.6. c. d + a. b. e. A + a. b. c. d +
* a.6. c.A + a.6. c. d + a. b. a. d + a. b. c.d
:
Lz a.,6. . d + a. 6. c. d + a. b. . A + a. 6. . V + a. b. c. d
a
b
c
d
7408
2 A 7402 .t2 D
7408
Cinco pastillas
3.26. Disear el circuito de control de un motor mediante tres pulsado res, a, b y c, que cumpla
las siguientes condiciones de funcionamiento:
. Si se pulsan los tres pulsadores, el motor se activa.
t Si se pulsan dos pulsadores cualesquiera, el motor se activa, pero se enciende una
lmpara de peligro.
1O2 ELEcrRoNlcADlclrAL
Solucin: Partiendo de las condiciones indicadas en el enunciado, se obtiene 1a Tabla 3.18, o tabla
de verdad del circuito a implementar.
abc M L
000 0 0
001 0 1
010 0 1
011 1 1
100 0 1
101 1 1
110 1 1
111 1 0
Si aplicamos los mapas de Karnaugh para simplilicar las ecuaciones de ambas salidas, se obtienen 1os
Funcin M Funcin I
00 01 11 10 a 1b00oo 01 11 10 /''6
0
f,1l
0
el o
1
(- qD .c
1
C l U
b.c b.e
7404
c
6
4 s74og
4B
1A
7408
Cuatro pastillas
3.27. Disear un circuito que sume o reste dos entradas, a y b, segn el valor de una tercera
entrada, c. Si c : 0, aparecer en la salida X, el valor de a -l b; si c : l, se realizar la
operacin a - b. Asimismo, el circuito constar de una salida adicional Y en la que
aparecer el posible acarreo en la suma binaria o el prstamo en la resta (vase Cap. 4).
ahc X Y
000 0 0
001 0 0
010 I 0
011 1 1
100 1 0
101 1 0
110 0 1
ttt 0 0
1O4 ELEcrRoNrcA DtGtrAL
Aplicando los mapas de Karnaugh con el fin de simplificar las ecuaciones de ambas salidas se obtienen
los mapas de la Figura 3.63.
Funcin X
00 01 11 10
a'6
0 r'l f,t
1
t U
Figura 3.63. Mapas del Problema 3.27.
X:a'b+a'6:a@b
Y : a. b. e + a' b' c : b'(a' a + A' c) : b'(a @ c)
Por tanto, el circuito que cumple las condiciones del enunciado es el representado en la Figura 3.64.
A
i---\g-
L----/
74A6
1A
7486
Dos pastillas
3.28. Se pretende disear un circuito de cuatro variables (a, b, c y d) que tome valor lgico 1
cuando el nmero de variables de entrada en estado I sea igual o mayor que el de las que
estn en estado 0.
Solucin:
a) De acuerdo con el enunciado, la tabla de verdad de los circuitos a implementar es la que aparece
en la Tabla 3.20.
IMPLEMENTACION DE FUNCIONES BOOLEANAS 105
abed F
0000 0
0001 0
0010 0
0011 1
0100 0
0101 1
0110 I
0111 1
1000 0
1001 I
1010 1
1011 I
I l0 0 1
I101 1
ltl0 I
1111 t.
b 00 01 11 10
F : a. b + c. d + b. d + b. c + a. d + a. c
Negando dos veces esta funcin y a travs del teorema de De Morgan, resulta
106 ELECTRONICA DIGITAL
De aqu se puede ya implementar el circuito con puertas NAND, tal y como se ve en la Fi-
gura 3.66.
7400
B
7400
c
4
5
9. 7430
1
7400
Tres pastllas
Figura3.66.CircuitoimplementadoconNANDdelProblema3.28.
b) para implementar el circuito con puertas NOR se puede partir de la expresin anterior y aplicar
el teorema de De Morgan, de 1o que resulta
r:1a + 6 + (c + d) + tF + + tl+ 4 + @ + + (a + )
F:
11
A B C D
7402 7402 7402 7402
10 32
1A 11
12
13lqzt
9 7402
1 1
r3
1 2
2
3 I
5 5 7427 7402
6- l+oz
Cinco Pastillas
Figura 3.67. Circuito implementado con NOR del Problema 3.28.
abed F
0000 0
0001 1
0010 0
0011 X
0100 0
0101 X
0110 x
0111 1
1000 0
1001 X
1010 X
1011 1
1100 x
1101 1
1110 I
1111 t'
108 ELECTRONICA DIGITAL
En esta tabla aparece una situacin no planteada en los problemas precedentes, pero que en muchos
casos simplifica los circuitos finales. Dicha situacin se plantea cuando \a respuesta del circuito es
indiferente para alguna o uarias combinaciones de entrada.
La indiferencia esta determinada por las condiciones defunconamiento del circuto. En nuestro caso
nos resulta indiferente la activacin o no activacin de la alarma cuando se activen slo dos detectores,
puesto que as 1o consideramos conveniente. En otros casos, la condicin de indiferencia queda
establecida en funcin de la imposibilidad de producirse una determinada combinacin de entradas
o por cualquier otra causa que se considere oportuna. En el Captulo 2 se indic el modo de empleo
de los trminos indiferentes en las tablas de verdad y mapas de Karnaugh.
Una vez aclarado el tema de las indiferencias, continuaremos con la resolucin del problema.
Representando en un mapa de Karnaugh la ecuacin minterms correspondiente a la Tabla 3.20, se
obtiene el mapa de la Figura 3.68.
F:b.c-fd
F:(6+O+d
Si hubiramos simplificado la ecuacin por trminos maxterms, el mapa obtenido sera el de la Fi-
gura 3.69.
IMPLEMENTACION DE FUNCIONES BOOLEANAS 109
c+d
F:(c+d)'(a+d)
Si negamos dos veces la ecuacin y aplicamos el teorema de De Morgan queda
F:(c+dl+(a+d)
Por tanto, el circuito que representa la implementacin de 1a funcin ser el de la Figura 3.70.
7402
gB
7402
Una Pastilla
3.30. Se prev que las instrucciones que han de impartirse en un prximo rally de coches
deptrtivosiern muy complejas. Puesto que van a utilizarse dos conjuntos de instrucciones
distintas, los organizadores han decidido utilizar, para determinar el bloque de instrucciones
a entregar en la lnea de salida a cada concursante, un circuito lgico digital que tenga en
cuenta las siguientes condiciones:
Los coches extranjeros con un motor de cilindrada mayor de 1.430 cm3 debern correr
en clase II, junto con los coches nacionales; en caso contrario, deben correr en clase I.
r Para los coches que compiten en la clase II, el conjunto de instrucciones que se les va a
110 ELECTRONICA DIGITAL
entregar depender del tipo de equipamiento. Es decir, los coches de esta clase que
estn equipados de acuerdo con las instrucciones generales publicadas utilizarn el
conjunto de las instrucciones l, mientras que aquellos que no estn equipados de
acuerdo con las instrucciones generales utllizarn el conjunto de instrucciones B.
. Todos los coches de la clase I utllizarn el conjunto de instrucciones B, salvo que el
coche tenga neumticos radiales o est equipado, en cuyo caso el participante recibir
el conjunto de instrucciones l.
En la lnea de salida, el organizador dispondr de cuatro conmutadores para indicar
dnde ha sido fabricado el coche (por ejemplo, extranjero o nacional), su cilindrada con
respecto a los 1.430 cm3, si est debidamente equipado y el tipo de neumticos. Dichos
conmutadores accionarn a travs de un circuito combinacional un diodo LED. Cuando el
diodo est encendido, el organizador dar al participante el conjunto de instrucciones ,4.
En caso contrario, cuando el diodo no se encienda, el participante recibir el conjunto de
instrucciones -8.
Disear este circuito utilizando el menor nmero de puertas posible.
Solucin: Lo primero que se debe haceres una tabla de verdad que contemple todas las posibilidades.
Pero antes deberemos dehnir cada una de las variables.
. A ser 1 si el coche es extranjero, 0 si es nacional.
. B ser 1 si la cilindrada es mayor de 1.430 cm3 y 0 si es menor de 1.430 cm3.
. C ser 1 si est equipado y 0 si no lo est.
. D ser 1 si lleva ruedas radiales y 0 si no las lleva.
Bajo estas condiciones, la tabla de verdad es como la que puede verse en laTabla3.22.
0000 II B 0
0001 II B 0
0010 II A 1
0011 II A 1
0100 II B 0
0101 II B 0
0110 II A 1
0111 II A 1
1000 I B 0
100i I A 1
1010 I A 1
1011 I A I
1100 II B 0
1101 II B 0
11r0 II A 1
1111 II A I
00 01 11 10
d
00
a'6.d
01
r?)
11
I 1
b
10
t: 1 1
_f
Figura 3.71 . Mapa del Problema 3.30.
5:cfa'6'd
por lo que el circuito que resulta es el de laFigwa3.72.
d
c
Tres. pastillas
3.31. Disear el sistema que aparece en la Figura 3.73, constituido por cuatro interruptores a, ,
c y d, en cuyas posiciones de activados introducen un nivel 1 a las respectivas entradas del
bloque l.
Las salidas del bloque I cumplen las siguientes normas:
rd se activa con 1 cuando existen dos interruptores no contiguos que estn desactivados.
Porrazones de seguridad, si a : l,b : 0, c : 0, d : 1 + F, : 1 y tambin a : O,
b:I,c:l,d:0-4:0.
o f'' se activa con I cuando hay dos o ms interruptores activados.
o F, se activa con 1 cuando hay alguno de los interruptores extremos activados.
Las salidas del bloque ,4 se encuentran conectadas a tres pequeos pilotos Pt, P, y Pt,
as como a las entradas del bloque B.
112 ELECTRONICADIGITAL
Por ltimo, las salidas del bloque -B representan la codificacin en binario del nmero
de pilotos encendidos que hay en su entrada.
Se desea la implementacin con puertas lgicas de los bloques A y B.
Solucin: Partiendo del enunciado del problema, realizaremos la Tabla de verdad 3.23.
Salids.d
Entradas I Entrilrs 3 Salftls d
0000 1 0 0 01
0001 1 0 1 10
0010 I 0 0 0t
00r 1 0 I 1 10
0100 1 0 0 01
0101 1 I 1 11
0110 0 1 0 01
0111 0 I 1 10
1000 I 0 1 10
1001 I I I 11
1010 I 1 I 11
1011 0 I I 10
1100 0 1 1 10
1101 0 1 1 10
tt10 0 1 t 10
1111 0 1 1 10
IMPLEMENTACION DE FUNCIONES BOOLEANAS 113
a'c
rD o1 11 10
D 1
G
01
k_ :) (_ bc
11
1 1) (1
Mapa de F,
5.d
c'd
t'-{- 00 01 11 10
00 (; 1
a
01
11
f
lr
1
1
1
1 1
b'c
10
!_ j
Mapa de F"
Ft:a'a+'6+6.d
Fr: a. b + c.d + b.d + a. d + a. c * b. c
Ft:a*d
De las ecuaciones anteriores se implementa el circuito de la Figura 3.75.
114 ELEcrRoNrcA DrcrrAL
abcd
408
1
, 3
7432
Seis pastillas
(F,@F.).n
(F1 @ F) .F3
F1
F2
F3
x.
Una pastilla
PROBLEMAS PROPUESTOS
b
c
c
d Figura 3.80. Circuito del Problema 3.34.
Solucin: S : a' 6 + l(b' c) @ dl.
3.35. Obtener la ecuacin lgica del circuito de la Figura 3.81.
a
F:a'6'c+a.c.d+b.d
Solucin: F:a'c+b.d.
A
1A
2
7408
c
b
42
5
d
7408
Figura 3.82. Resultado del Problema 3.36.
r : @ + c).(b + c + fl.(b + + d)
a
c
7404
Figura 3.83. Resultado del Problema 3.37.
F : c. d + a. 5. c. d + a. b. c * a.5. c
7402
3.40. Simplificar la siguiente ecuacin e implementarla con puertas lgicas de tipo NOR:
Solucin: f : 7
7427
3.41. Implementar con puertas lgicas tipo NOR la siguiente funcin, simplihcndola previamente:
b
:u
7402 7402
c
7402
3.42. Simplihcar la siguiente ecuacin e implementarla con puertas lgicas de tipo NAND de dos o tres
entradas.
b 12410
9C
c
10!-
11
7 410
d
7400
7400
Figura 3.88. Resultado del Problema 3.42.
3.43. Implementar con puertas lgicas NAND de dos o tres entradas la siguiente funcin, simplificndola
previamente:
Solucin: F : (b-b
. c . d) . (A:-6 .
A . @ .-Fi) . 1a .V .n).
cba
4B-
7 410
B
6 5zoo
7410
7410
7410
7410
Figura 3.89. Resultado del Problema 3.42.
3.44. Simplificar la siguiente ecuacin e implementarla con puertas lgicas de tipo NOR de dos entradas:
3.45. Implementar con puertas lgicas de tipo NOR de dos entradas la siguiente funcin, simplificndola
previamente:
F:a.6.+a.c.d+a.6.d+
+6.A*a.6'c'd+6.c.d
:
Solucin: F:a+@+Q+6.
3.46. Dada la Tabla de verdad 3.24, implementar el circuito que cumple dicha tabla.
abcd F abcd F
0000 1 1000 I
0001 I 1001 0
00r0 I 1010 I
0011 I 1011 1
0100 I 1100 1
0101 0 110r 0
0110 0 1110 0
0111 0 11lt 0
3.47. Partiendo de la Tabla de verdad 3.25, implementar el circuito que cumple dicha tabla.
ahcd r
0000 0
0001 0
0010 1
0011 I
0100 1
0101 1
0110 1
0111 1
1000 0
1001 0
1010 1
1011 0
1100 1
1101 0
1110 1
1111 0
3.48. De la Tabla de verdad 3.26, obtener: a) 1a funcin que la cumple bajo la forma de suma de productos;
b) 1a funcin que representa bajo 1a forma de producto de sumas; c) simplificar las ecuaciones de los
apartados a) y b) implementando el circuito con la ecuacin que contenga el menor nmero de puertas;
d) implementar el circuito del apartado c) empleando puertas NAND de dos entradas.
bed F
0000 1
0001 1
0010 0
0011 0
0100 1
0101 I
0110 0
0111 0
1000 1
1001 1
1010 0
1011 1
1100 1
1101 1
1110 0
1111 1
122 ELECTRONICA DIGITAL
Solucin:
c) F:c'a'd.
d)
b
c
3.49. Utilizando losmapas de Karnaugh para OR exclusiva, obtener la ecuacin simplificada de la funcin
representada por la Tabla 3.27.
sbtd '
0000 U
0001 I
0010 0
0011 0
0100 I
0101 0
0110 0
0111 0
1000 1
1001 0
1010 0
1011 0
1100 0
1101 1
1110 0
tt 11 0
3.50. Aplicando los mapas de Karnaugh para OR exclusiva, obtener la ecuacin simplicada de la funcin
representada por la Tabla 3.28.
Tabla 3.28. Tabla de verdad
del Problema 3.50
abcd F
0000 0
0001 0
0010 1
0011 1
0100 1
0101 1
0110 0
0111 0
1000 1
1001 1
1010 0
1011 0
1100 0
1101 0
1110 1
1111 1
Solucin: f: @ @ @ c).
3.51' Un circuito posee cuatro entradas, a, b, c y d El circuito responder con un I cuando las entradas a
ydseanlocuandolasentradasbycvalganO.Porrazonesdeprioridad, lascombinacionesa:1,
b:1,c:0,d:0ya:o,b:r,c:e,d:r,senindifeentes. Implementarelcircuitocon
puertas NOR de dos entradas.
Solucin: F : la r a) + la + d).
3.52' Un circuito posee cuatro entradas, a, b, c y d. El circuito responder con un 0 cuando las entradas a
ydseanlocuandolasentradasbycvalganl.Porrazonesdeprioridad,lascombinaciones:1,
b:0,c:l,d:1ya:l,b:l,c:7,d:lsernindiferentes. Implementarelcircuitocon
puertas NAND de dos entradas.
Solucin: , - ,fi7-1FVl.
3.53. Disear mediante puertas NOR un circuito combinacional de tres entradas que detecte cundo se
cumplen las condiciones expresadas en la Tabla 3.29.Llamaremos a,b y c a las tres entradas, de mayor
a menor peso en binario.
Tabla 3.29. Tabla del Problema 3.b3
4 : I si el nmero es ) 5 en binario
Fz: 1 si el nmero es ( 3 en binario
F^: 7 si el nmero es : 4 en binario
3-54. Disear un sistema de lotera para una mquina recreativa, de forma que si al colarse la bola en juego,
e1nmero binario que forman cuatro interruptores situados sobre el tablero dejuego equivale a alguno
de los siguientes nmeros decimales: 4, 5, 8, 9, ll, 13, 15, se conceda bola gratis. Llamaremos
a,b,cydaloscuatropulsadoresdemayoramenorpesoenlacifrabinaria,yxaldetectordebola
tragada.
J.55. Disear un circuito combinacional con el menor nmero de puertas lgicas que tengb por entrada una
cifra decimal (del 0 al 9) codificada en binario y que detecte a su salida los mltiplos de 3. Denomina-
remos /, c, b, a, a cada uno de los bits de la cifra binaria de mayor a menor peso.
3.56. Un sistema sencillo para hacer votacin secreta es utilizar un circuito combinacional cuyas entradas
estn controladas por interruptores que puedan accionar los miembros deljurado. La salida del circuito
ser 0 o 1 en funcin de cmo hayan puesto los interruptores la mayora de los miembros del jurado.
El sistema que queremos realizar es el siguiente. Hay dos tribunales: A y B. El tribunal A tiee
cuatro miembros (a, b, c, d) y el tribunal B tres (e,f, g). El veredicto deber ser:
. El del tribunalI en caso de que en ste no se produzca empate.
. Si se produce empate en el tribunal l, el veredicto ser el del tribunal.B.
Se recomienda disear el circuito segn el diagrama de bloques de 1a Figura 3.91.
a
b
c
d
Circuito C
Solucin:
Fr:o'b+c'd'
Fz -- @ @ b)' (c @ d) + a' 6' c' d + a' b'.' A.
Ft:8.f+".f+r'g.
S: fj'F2 + n'F2.