UNIVERSIDAD NACIONAL DE INGENIERÍA

FACULTAD DE INGENIERÍA MECÁNICA

Departamento Académico de Ingeniería Aplicada

SÍLABO

ANÁLISIS Y DISEÑO DE
CIRCUITOS DIGITALES
(MT 127)
Periodo Académico 2023-II
 SÍLABO ANÁLISIS Y DISEÑO DE CIRCUITOS
DIGITALES
I. INFORMACION GENERAL:

Asignatura : ANÁLISIS Y DISEÑO DE CIRCUITOS DIGITALES

Condición : Obligatorio
Código del Curso : MT 127
Naturaleza : Teoría – Práctica
Créditos : 05
Sistema de evaluación: H
Pre-requisito : MB165 – ML140
No. de horas/semanal : 6 total - Teoría: 4h,
Prácticas y/o Laboratorio: 2h
Periodo Académico : 2023 – II
Ciclo : QUINTO
Especialidad
M6
:
Régimen
: Semestral
Dpto. Ingeniería Aplicada
Académico :
Duración
16 semanas
:
Profesores del curso : Mg. Manuel Gomez mgomezc@uni.edu.pe

II. SUMILLA

El curso brindará a los alumnos una introducción al diseño de los sistemas digitales
utilizando circuitos integrados y compuertas programables (FPGAs). Al final del curso,
los alumnos serán capaces de desarrollar el razonamiento lógico mediante el diseño y
análisis de circuitos combinacionales, circuitos con funciones especiales, circuitos
temporizados y máquinas de estado. Además, los alumnos podrán manejar las
herramientas de simulación y podrán implementar los circuitos digitales orientados a
aplicaciones industriales y domésticas.

El curso teórico-práctico le permitirá al alumno adquirir conocimientos y destrezas

en circuitos digitales, el curso parte desde los principios básicos y alcanza aplicaciones
avanzadas. Las prácticas de laboratorio están dirigidas por profesores en ambientes de
cómputo, donde el estudiante realiza la simulación del circuito digital utilizando software
especializado.

III. COMPETENCIAS
El estudiante:
 1. Comprende y maneja los distintos tipos de bases y códigos numéricos.

2. Identifica las características de los circuitos integrados digitales y sus aplicaciones

potenciales.

3. Efectúa la simplificación de funciones booleanas mediante los distintos métodos del

estado del arte (Álgebra de Boole, Mapas de Karnaugh, etc).

4. Interpreta y elabora problemas en base al razonamiento lógico mediante el uso del

diseño y análisis de circuitos combinacionales y secuenciales.

5. Resuelve problemas con cambios de estados aleatorios vía análisis y diseño de

máquinas de estado.

6. Maneja las herramientas de simulación para circuitos combinacionales y

secuenciales.

7. Construye y programa en lenguaje VHDL los sistemas lógicos digitales.

IV. UNIDADES DE APRENDIZAJE

UNIDAD 1: INTRODUCCIÓN GENERAL

Introducción a los circuitos digitales. Sistemas digitales. Aplicaciones.

UNIDAD 2: NÚMEROS BINARIOS

Reconocimiento de las Bases Numéricas y características de los Circuitos Lógicos.

Introducción a los Conceptos de Lógica Combinacional. Las Bases Numéricas (base2,
base8, base Hexadecimal).

UNIDAD 3: ÁLGEBRA BOOLEANA Y COMPUERTAS LÓGICAS

Las Familias lógicas, características. Escalas de integración, reconocimiento de las

compuertas en forma física. Niveles de un Circuito Digital. Teoremas y Funciones del
Algebra de Boole. Problemas de aplicación. Términos mínimos y máximos. Problemas
de aplicación. Simplificación de funciones por el método del álgebra de Boole.
Simplificaciones de funciones para 2 y 3 variables.

UNIDAD 4: MINIMIZACIÓN DEL NIVEL DE COMPUERTAS Y LÓGICA

COMBINACIONAL

El mapa de Karnaugh para 3 y 4 variables. Simplificaciones de funciones por el mapa de

Karnaugh. Principios de la Lógica MSI. Los circuitos integrados dedicados. Diseño de
semisumadores y Semirestadores. Diseño de Sumadores y Restadores, binarios y
paralelos. Los multiplexores y Demultiplexores. Diseño de circuitos comparadores.

UNIDAD 5: LÓGICA SECUENCIAL

Los circuitos lógicos secuenciales. Conceptos de Flip Flop, sus características en los
circuitos integrados. Tipos de Flip Flop, SR, JK, T, D. Tablas y ecuaciones
características.

UNIDAD 6: LÓGICA SECUENCIAL SÍNCRONA

 Tablas De Estado y diagramas de estado. Reducción de tablas de estado.
Consideraciones generales para el diseño de circuitos de lógica secuencial síncrona.
Máquinas de estado. Desarrollo de Problema Integrador de Curso.

EXAMEN PARCIAL

UNIDAD 7: CONTADORES

Definiciones, características de funcionamiento. Análisis y síntesis de circuitos

secuenciales síncronos. Contadores: concepto. Análisis y diseño. Diseño e
implementación de contadores en IC`s.

UNIDAD 8: REGISTROS

Registros: concepto. Registros de desplazamiento. Registro universal. Dispositivos

lógicos programables. Memorias semiconductoras. Clasificación, características.
Memorias Ram, ROM. Funcionamiento. Celdas básicas. Señalización. Temporización.

UNIDAD 9: INTRODUCCIÓN AL FPGA Y VHDL

Visión global de los FPGA y Software EDA, Arreglos AND/OR, PLA, PAL, ROM, GAL,
PLC, CPLD. Lenguaje VHDL. Entidad. Modos. Tipos de Datos. Librerías. Declaración de
Entidades. Arquitecturas.

UNIDAD 10: CIRCUITOS CONCURRENTES Y COMBINACIONALES

Diseños Combinacionales y Secuenciales en VHDL, con uso de condicionales

UNIDAD 11: PROCESOS, FUNCIONES Y PROCEDIMIENTOS EN VHDL

Diseños Secuenciales usando procesos, funciones y procedimientos

UNIDAD 12: COMPONENTES Y PAQUETES EN VHDL

Uso de componentes para simplicacion en la estructura, elaboracion de paquetes y uso

en diseño macro.

EXAMEN FINAL

EXAMEN SUSTITUTORIO

V. METODOLOGÍA

El curso se desarrolla en sesiones de teorías, práctica y laboratorio de cómputo. En las

sesiones de teoría, el docente presenta los conceptos, teoremas y aplicaciones para ello
utiliza los recursos tales como, empleo de la pizarra, plumones, y slides de presentación.
En las sesiones de laboratorio se usa el software de simulación para cada etapa del
curso (Proteus, ISE Design) para resolver problemas y analizar su solución. Al final del
curso el alumno debe presentar y exponer un trabajo o proyecto integrador. En todas las
sesiones se promueve la participación activa del alumno.

VI. PRÁCTICAS DE LABORATORIO

 Laboratorio 1: Implementación de Lógica combinacional en Protoboard y simulación en
Proteus.

Laboratorio 2: Implementación y simulación de circuito sumador de 4 bits con display de

7 segmentos

Laboratorio 3: Implementación y simulación de circuito restador con comparador y

display

Laboratorio 4: Implementación y simulación de circuito reloj con timer 555

Laboratorio 5: Implementación y simulación de contador

EXAMEN PARCIAL

Laboratorio 6: Implementación de lógica combinacional en VHDL/FPGA

Laboratorio 7: Implementación y simulación de Circuito concurrente en VHDL/FPGA

Laboratorio 8: Implementación y simulación de contador en VHDL/FPGA

Laboratorio 9: Implementación y simulación de MUX, DEMUX, comparador y Flip Flop en

VHDL/FPGA

EXAMEN FINAL

VII. SISTEMA DE EVALUACIÓN

Sistema de evaluación: H

Examen parcial (EP): Peso 1

Examen final (EF): Peso 2

Promedio de prácticas (PP): Peso 2

Cantidad de prácticas de laboratorio: Cinco (05)

Para obtener el promedio de prácticas se considera lo siguiente: Se elimina una práctica

de laboratorio con la nota más baja, y con las cuatro prácticas de laboratorio calificados
restantes se obtiene el promedio de prácticas (PP).

El promedio final (PF) del curso se obtiene a partir de la siguiente fórmula:

EP+2 ⋅EF+2 ⋅PP

PF=
5

VIII. BIBLIOGRAFÍA

BIBLIOGRAFÍA BÁSICA

1. N. S. Widmer, G. L. Moss, and R. J. Tocci, Digital Systems: Principles and

Applications, 12th ed. Pearson, 2017.
2. M. Morris, M. Ciletti, Diseño digital, 5ta Edición. 2013

3. E. Mandado, Y. Mandado, Sistemas Electrónicos Digitales, 9na Edición, Editorial

Marcombo, 2007

Lima, 20 de octubre del 2023