SÍLABO

Circuitos lógicos combinacionales (100000I08N)

2023 - Ciclo 1 Marzo

1. DATOS GENERALES

1.1.Carrera: Ingeniería Mecatrónica

Ingeniería Electrónica
Ingeniería Biomédica
1.2. Créditos: 4

1.3. Enseñanza de curso: Presencial

1.4. Horas semanales: 4

2. FUNDAMENTACIÓN
El álgebra booleana tiene una gran importancia para los estudiantes de las carreras de ingeniería electrónica,
mecatrónica y biomédica debido a que es la base fundamental para el estudio de las estructuras y leyes que
rigen los principios lógicos.
Nuestros estudiantes comprenderán y aplicarán los conceptos fundamentales del álgebra booleana para el
diseño de circuitos lógicos combinacionales básicos que le ayudará a comprender el diseño y construcción de
sistemas de procesamiento de información, circuitos digitales, sistemas autónomos e inteligentes.

3. SUMILLA
Este curso de naturaleza teórico, práctico y experimental brinda a los estudiantes los conocimientos para
analizar, diseñar y desarrollar una serie de estructuras para la aplicación de la lógica en la electrónica, en ese
sentido las unidades de aprendizaje comprenden los temas siguientes: álgebra booleana, lógica binaria y
circuitos combinacionales.

4. LOGRO GENERAL DE APRENDIZAJE

Al finalizar el curso, el estudiante aplica los conceptos de la lógica secuencial empleados en problemas de
ingeniería, a traves del uso de la simulación, el lenguaje de descripcion de hardware y la implementación en
laboratorio.

5. UNIDADES Y LOGROS ESPECÍFICOS DE APRENDIZAJE

Unidad de aprendizaje 1: Semana 1,2,3,4,5,6 y 7

Álgebra Booleana y Lógica Binaria.

Logro específico de aprendizaje:

Comprende y aplica con propiedad los principios y fundamentos del álgebra booleana y el funcionamiento de las
compuertas lógicas para implementar funciones lógicas básicas, utiliza software de aplicación para complementar
sus conocimientos.
Temario:
Introducción a la electrónica digital. Introducción a los circuitos lógicos combinacionales
Sistemas de numeración. Sistemas de numeración decimal, binario, hexadecimal, conversión entre sistemas de
numeración.
Funciones Booleana Definición de álgebra booleana. Teoremas (propiedades). Unicidad de x. Idempotencia.
Acotación. Absorción. Involución del 0 y 1 de Morgan.
Función booleana Simplificación de la función lógica booleana
Compuertas lógicas digitales. AND, OR, NOT, NAND, NOR, XOR y XNOR. Descripción de los circuitos integrados
74LS00, 74LS02 74LS04, 74LS08, 74LS32, 74LS86, 74LS266
Descripción de los circuitos integrados 74LS00, 74LS02 74LS04, 74LS08, 74LS32, 74LS86, 74LS266
Análisis de diagramas de circuitos lógicos digitales. Implementación de funciones lógicas usando compuertas.
Implementación en forma discreta de la representación de una función lógica.
Tabla de verdad. Usos y aplicación mediante funciones lógicas. Simplificación de funciones mediante Algebra
de Boole
Practica Calificada 1
Simplificación de funciones mediante el Mapas de Kargnauth de 2, 3 y 4 variables. Estados irrelevantes.
Practica Calificada 2
Funciones lógicas en base a Minitérminos y Maxitérminos.
Realizaremos un ejemplo básico de la aplicacion de los miniterminos y maxiterminos

Unidad de aprendizaje 2: Semana 8,9,10,11 y 12

Funciones de la lógica combinacional aritmética y comparativa binaria.

Logro específico de aprendizaje:

Diseña e implementa circuitos lógicos básicos: sumadores, restadores, comparadores, complementando su
conocimiento con la ayuda de un software de aplicación

Temario:
Introducción a las FPGA Estructura de las FPGA Lenguaje de Descripción de Hardware VHDL Compilación de
circuitos en FPGA Técnicas de grabación en los FPGAs
Realizaremos una descripción de los Dispositivos Lógicos reconfigurables Realizaremos un ejemplo básico
mediante VHDL y la grabación en la tarjeta de desarrollo con FPGA
Sumas en BCD (Binario codigo decimal) Códigos decimales – Códigos Binarios.
Practica calificada 3
Concepto de circuitos combinacionales. Sumadores (medio y completo de 1 bit). Diseño de un sumador en
paralelo. Funcionamiento del circuito integrado 74LS83. Restadores (medio y completo de 1 bit). Diseño de un
restador en paralelo.
Realizaremos ejercicios de códigos binarios y sumadores binarios.
Complemento a 1 y complemento a 2. Multiplicación binaria Diseño de un multiplicador binario de 4 bits.
Realizaremos un ejemplo básico de restador y sumador binario mediante el VHDL y la grabación en la tarjeta
de desarrollo con FPGA
Comparadores. Diseño de un circuito comparador de 1 bit. Ejemplos prácticos de circuitos combinacionales.
Funcionamiento del circuito integrado 74LS85.
Practica calificada 4

Unidad de aprendizaje 3: Semana 13,14,15,16,17 y 18

Funciones de la lógica combinacional de conversión y selección binaria.

Logro específico de aprendizaje:

Diseña e implementa circuitos lógicos básicos de codificadores, multiplexores, demultiplexores básicos
complementando su conocimiento con la ayuda de un software de aplicación.
 Temario:
Codificadores. Estructuras y Características. Aplicaciones. Ejemplos de diseño
Realizaremos un ejercicios y el diseño mediante VHDL de un codificador , pasaremos a grabar en la tarjeta de
desarrollo con FPGA
Decodificadores. Estructuras. Características, aplicaciones y ejemplos de diseño. Descripción funcionamiento
del circuito integrado 74LS138 y 74LS139 como decodificador
Realizaremos un ejemplo básico de DECODIFICADORES mediante el VHDL y la grabación en la tarjeta de
desarrollo con FPGA
Ejercicios propuestos y resueltos de codificadores y decodificadores
Practica calificada 5
Multiplexores. Estructuras. Características. Ejemplos de diseño. Descripción de los circuitos integrados
74LS153, 74LS157
Realizaremos un ejemplo básico de multiplexores mediante el VHDL y la grabación en la tarjeta de desarrollo
con FPGA
Demultiplexores. Estructuras. Características. Ejemplos de diseño. Descripción funcionamiento del circuito
integrado 74LS138 y 74LS139 como demultiplexor.
Realizaremos un ejercicio y el diseño mediante VHDL de un demultiplexor, pasaremos a grabar en la tarjeta de
desarrollo con FPGA
Examen Final

6. METODOLOGÍA
Se dictarán clases teóricas con desarrollo de exposiciones y la participación activa de los estudiantes mediante
la realización de trabajo autónomo grupal e individual. Para ello se facilitará guías de laboratorio y separata de
problemas para resolver en clase y fuera de ella.
Los principios de aprendizaje que promueven este curso son:
• Aprendizaje autónomo
• Aprendizaje basado en evidencias
• Aprendizaje colaborativo.

7. SISTEMA DE EVALUACIÓN
El cálculo del promedio final se hará de la siguiente manera:

(10%)PC1 + (10%)PC2 + (10%)PC3 + (15%)PC4 + (15%)PC5 + (40%)EXFI

Donde:

Tipo Descripción Semana Observación

PC1 PRÁCTICA CALIFICADA 1 5 practica calificada 1

PC2 PRÁCTICA CALIFICADA 2 6 practica calificada 2 - Laboratorio

PC3 PRÁCTICA CALIFICADA 3 9 practica calificada 3

PC4 PRÁCTICA CALIFICADA 4 12 practica calificada 4 - Laboratorio

PC5 PRÁCTICA CALIFICADA 5 15 practica calificada 5

EXFI EXAMEN FINAL INDIVIDUAL 18 examen final individual

Indicaciones sobre Fórmulas de Evaluación:

1. La nota mínima aprobatoria final es de 12.

2. El estudiante que no rinde el examen final puede rendir un único examen de rezagado. La nota obtenida en
este examen de rezagado reemplaza al examen final no rendido.
El estudiante rinde el examen de rezagado en la fecha programada por la Universidad, previa presentación
de solicitud y pago de los derechos por examen de rezagado dispuesto en el tarifario vigente y publicado
en Portal del Estudiante. Los exámenes de rezagados se aplican al final del período lectivo y abarcan todos
los temas vistos en la asignatura.

3. En caso un estudiante no rinda una práctica calificada (PC) y, por lo tanto, obtenga NSP, este es
reemplazado por la nota obtenida en el examen final. Si también tiene NSP en el examen final, este es
reemplazado por la nota obtenida en el examen rezagado. Este reemplazo de nota es automático. No es
necesario que el estudiante realice trámite alguno para que proceda el remplazo de la nota. En caso de que
el alumno tenga más de una práctica calificada no rendida, solo se reemplaza la práctica calificada de
 mayor peso.

8. FUENTES DE INFORMACIÓN
Bibliografía Base:
Martin Gonzales Jose Luis. Electrónica digital. Delta publicaciones. https://tubiblioteca.utp.edu.pe/cgi-
bin/koha/opac-detail.pl?biblionumber=31055
Bibliografía Complementaria:
Pérez Rodríguez, María Dolores . Electrónica digital (2a. ed.). Editorial ICB.
https://tubiblioteca.utp.edu.pe/cgi-bin/koha/opac-detail.pl?biblionumber=36562
David Maxinez - Autor. Programación de sistemas digitales con VHDL. Grupo Editorial Patria.
https://tubiblioteca.utp.edu.pe/cgi-bin/koha/opac-detail.pl?biblionumber=37701
Alfonso Gago Calderón - Autor; José Luis González Retamero - Autor. Electrónica digital: problemas
resueltos. Servicio de Publicaciones y Divulgación Científica de la Universidad de Málaga.
https://tubiblioteca.utp.edu.pe/cgi-bin/koha/opac-detail.pl?biblionumber=36564

9. COMPETENCIAS

Carrera Competencias específicas

Ingeniería Biomédica Sistemas Eléctricos, Electrónicos y Procesamiento de Señales

Ingeniería Electrónica Sistemas Electrónicos de Comunicaciones y Transmisiones de Datos

Ingeniería Mecatrónica Sistemas Eléctricos, Electrónicos y Procesamiento de Señales

Ingeniería Electrónica Sistemas Electrónicos de Comunicaciones y Transmisiones de Datos

10.CRONOGRAMA DE ACTIVIDADES

Actividades y
Unidad de aprendizaje Semana Sesión Tema
evaluaciones

Introducción a la electrónica digital.

Ejemplos de
Introducción a los circuitos lógicos
1 aplicaciones de la
combinacionales
electrónica digital

1
Sistemas de numeración. Sistemas de
Ejercicios básicos
numeración decimal, binario,
propuestos y
2 hexadecimal, conversión entre sistemas
resueltos- Examen
de numeración.
de entrada

Funciones Booleana Definición de

Demostración de
álgebra booleana. Teoremas
los teoremas
3 (propiedades). Unicidad de x.
Idempotencia. Acotación. Absorción.
Involución del 0 y 1 de Morgan.

Función booleana Simplificación de la

Aplicación práctica
2 función lógica booleana
de los teoremas del
algebra booleana.
Realizaremos
4 ejercicios de
demostración de
los teoremas
propuestos.

Compuertas lógicas digitales. AND, OR,

Ejercicios de
NOT, NAND, NOR, XOR y XNOR.
aplicacion
5 Descripción de los circuitos integrados
74LS00, 74LS02 74LS04, 74LS08,
74LS32, 74LS86, 74LS266

Descripción de los circuitos integrados

 3 74LS00, 74LS02 74LS04, 74LS08, Circuito verificador
74LS32, 74LS86, 74LS266 de compuertas
6 lógicas. Uso del
software QUARTUS
para la verificación
del ejercicio
propuesto
Unidad 1
Álgebra Booleana y Análisis de diagramas de circuitos
Realizaremos
Lógica Binaria lógicos digitales. Implementación de
ejercicios de
funciones lógicas usando compuertas.
implementación de
7
funciones lógicas
usando compuertas
lógicas
4

Implementación en forma discreta de la

Uso del software
representación de una función lógica.
QUARTUS para la
8
verificación del
ejercicio propuesto.

Tabla de verdad. Usos y aplicación

Ejercicios
mediante funciones lógicas.
9 propuestos y
Simplificación de funciones mediante
resueltos
Algebra de Boole
5
Practica Calificada 1
PRÁCTICA
10
CALIFICADA 1

Simplificación de funciones mediante el

Ejercicios de
11 Mapas de Kargnauth de 2, 3 y 4
aplicacion
variables. Estados irrelevantes.
6
Practica Calificada 2
PRÁCTICA
12
CALIFICADA 2

Funciones lógicas en base a

Realizaremos
Minitérminos y Maxitérminos.
ejercicios utilizando
13 la representación
matemática de una
función lógica
7
Realizaremos un ejemplo básico de la
USo del software
aplicacion de los miniterminos y
Quartus y la tarjeta
14 maxiterminos
de desarrollo
basada en FPGA

Introducción a las FPGA Estructura de las

Explicacion de los
FPGA Lenguaje de Descripción de
dispositivos de
Hardware VHDL Compilación de circuitos
logica
15 en FPGA Técnicas de grabación en los
reconfigurable
FPGAs
mediante lenguaje
VHDL
8

Realizaremos una descripción de los

Uso del software
Dispositivos Lógicos reconfigurables
QUARTUS para
16 Realizaremos un ejemplo básico
VHDL
mediante VHDL y la grabación en la
tarjeta de desarrollo con FPGA

Sumas en BCD (Binario codigo decimal)

Ejercicios en BCD y
Códigos decimales – Códigos Binarios.
17 otros códigos
 9 binarios

Practica calificada 3
PRÁCTICA
18
CALIFICADA 3

Concepto de circuitos combinacionales.

Unidad 2
Funciones de la lógica
combinacional aritmética
y comparativa binaria
10
Ejemplos y
Sumadores (medio y completo de 1 bit).
ejercicios
Diseño de un sumador en paralelo.
19 Funcionamiento del circuito integrado
74LS83. Restadores (medio y completo
de 1 bit). Diseño de un restador en
paralelo.

Realizaremos ejercicios de códigos

Uso del software
binarios y sumadores binarios.
20 QUARTUS para
VHDL

Complemento a 1 y complemento a 2.
Ejemplos y
21 Multiplicación binaria Diseño de un
ejercicios
multiplicador binario de 4 bits.
11
Realizaremos un ejemplo básico de
Uso del software
restador y sumador binario mediante el
22 QUARTUS para
VHDL y la grabación en la tarjeta de
VHDL
desarrollo con FPGA

Comparadores. Diseño de un circuito

Ejemplos y
comparador de 1 bit. Ejemplos prácticos
ejercicios
23 de circuitos combinacionales.
Funcionamiento del circuito integrado
12 74LS85.

Practica calificada 4
PRÁCTICA
24
CALIFICADA 4

Codificadores. Estructuras y
Realizaremos
Características. Aplicaciones. Ejemplos
ejercicios utilizando
de diseño
los codificadores
25 para cumplir
algunas funciones
específicas
13

Realizaremos un ejercicios y el diseño

Uso del software
mediante VHDL de un codificador ,
26 QUARTUS para
pasaremos a grabar en la tarjeta de
VHDL
desarrollo con FPGA

Decodificadores. Estructuras.
Realizaremos
Características, aplicaciones y ejemplos
ejercicios utilizando
de diseño. Descripción funcionamiento
los demultiplexores
27 del circuito integrado 74LS138 y
para cumplir
74LS139 como decodificador
algunas funciones
14 específicas.

Realizaremos un ejemplo básico de

Uso del software
DECODIFICADORES mediante el VHDL y
28 QUARTUS para
la grabación en la tarjeta de desarrollo
VHDL
con FPGA

Ejercicios propuestos y resueltos de

Aplicaciones de
codificadores y decodificadores
29 codificadores y
decodificadores
Unidad 3 15
Funciones de la lógica Practica calificada 5
combinacional de PRÁCTICA
30
conversión y selección CALIFICADA 5
binaria
Multiplexores. Estructuras.
Realizaremos
Características. Ejemplos de diseño.
ejercicios utilizando
Descripción de los circuitos integrados
los multiplexores
31 74LS153, 74LS157
para cumplir
algunas funciones
16 específicas.

Realizaremos un ejemplo básico de

Uso del software
multiplexores mediante el VHDL y la
32 QUARTUS para
grabación en la tarjeta de desarrollo con
VHDL
FPGA

Demultiplexores. Estructuras.
Realizaremos
Características. Ejemplos de diseño.
ejercicios utilizando
Descripción funcionamiento del circuito
los demultiplexores
33 integrado 74LS138 y 74LS139 como
para cumplir
demultiplexor.
algunas funciones
17 específicas.

Realizaremos un ejercicio y el diseño

Uso del software
mediante VHDL de un demultiplexor,
34 QUARTUS para
pasaremos a grabar en la tarjeta de
VHDL
desarrollo con FPGA

Examen Final
EXAMEN FINAL
18 35
INDIVIDUAL