Flip-Flop J-K

El "flip-flop" J-K, es el más versátil de los flip-flops básicos. Tiene el carácter de seguimiento de
entrada del flip-flop D sincronizado, pero tiene dos entradas, denominadas tradicionalmente J y K.
Si J y K son diferentes, la salida Q toma el valor de J durante la subida del siguiente pulso de
sincronismo.

Si J y K son ambos low (bajo), entonces no se produce cambio alguno. Si J y K son ambos high
(alto), entonces en la siguiente subida de clock la salida cambiará de estado. Puede realizar las
funciones del flip-flop set/reset y tiene la ventaja de que no hay estados ambiguos. Puede actuar
también como un flip-flop T para conseguir la acción de permutación en la salida, si se conectan
entre sí las entradas J y K. Esta aplicación de permutar el estado, encuentra un uso extensivo en
los contadores binarios.

En forma similar al flip-flop R-S, el flip-flop J-K también posee dos salidas complementarias, Q y Q,
con la diferencia de que el flip-flop J-K no posee estados no-definidos.
el IC flip-flop de J-K se utiliza para pasar datos de un punto a otro en un circuito de manera
programada mediante un pulso de reloj/estrobo para controlar el flujo de datos. J-K también se
utiliza como un contador binario. El número de bits en el byte contador se determina por el
número de J-Ks vinculados (moda de salida a entrada). Como docente encontré J-K ideal para
la enseñanza de los conceptos de cambio de datos (control) y conteo binario. Mis alumnos
pueden underatand estos conceptos fácilmente. Sin embargo, tuvieron grandes dificultades
para visualizar el funcionamiento de la acción de flip-flop que realiza estas tareas. Escribí un
programa que gráfica y dinámicamente depics lo que sucede dentro el chip de J-K - modos
(maestro, esclavo), HI y LO activa, lógica positiva y negativa, estroboscópico, pulso, iniciales y
bordes de pulso, estado de espera, estado de personas con discapacidad, sincrónico y
operación ASINCRÓNICA.

Contadores
Los contadores son circuito electrónicos digitales importantes. Son circuitos lógicos
secuenciales porque la temporización es obviamente importante y porque necesitan una
característica de memoria. Los contadores digitales tienen las siguientes características
importantes

Un contador es un circuito secuencial en cuya salida se obtiene, en un código binario, el

número de impulsos que se han aplicado en su entrada de contaje.

Los contadores están formados por un conjunto de biestables funcionando como divisores
de frecuencia, en cuyas salidas se obtiene la cuenta codificada. Un flip-flop T (o un JK con
la entradas de información unidas) se puede utilizar como divisor de frecuencia por 2
llevando la entrada de información a nivel '1' y aplicando la frecuencia a dividir en la
entrada de sincronismo.

CONTADOR SÍNCRONO ASCENDENTE/DESCENDENTE

Un contador ascendente/descendente(up/down) es aquel capaz de progresar en cualquier

dirección a lo largo de una cierta secuencia. Un contador ascendente/descendente, algunas
veces también denominado contador bidireccional, puede tener cualquier secuencia de
estados especificada. Un contador binario de 3 bits que avanza en modo ascendente a través
de la secuencia (0, 1, 2, 3, 4, 5, 6, 7) y que luego puede invertirse para recorrer la secuencia
en sentido contrario (7, 6, 5, 4, 3, 2, 1, 0) es un ejemplo de un modo de operación
secuencial ascendente/descendente.

En general, la mayoría de los contadores ascendentes/descendentes pueden invertirse en

cualquier punto de su secuencia. Por ejemplo, el contador binario de 3 bits se puede
configurar para que realice la siguiente secuencia:

CONTADOR ASÍNCRONO

8.1 FUNCIONAMIENTO DEL CONTADOR ASÍNCRONO

El término asíncronose refiere a los sucesos que no poseen una relación temporal fija entre ellos
y que, generalmente, no ocurren al mismo tiempo. Un contador asíncrono es aquél en el que los
flip-flops (FF) del contador no cambian de estado exactamente al mismo tiempo, dado que no
comparten el mismo impulso de reloj.

El contador asíncrono binario está constituido por una cadena de flip-flops unidos por sus salidas
de información y su entrada de sincronismo. La entrada de sincronismo del primer biestable es la
entrada de contaje del contador. Todas las entradas de información de los biestables se ponen a
uno.
El siguiente esquema muestra el circuito de un contador asíncrono ascendente de módulo 8
construído con flip-flops JK sincronizados por flanco ascendente.

Si en lugar de conectar cada salida negada con la entrada de contaje del siguiente flip-flop
se conecta la salida directa, se obtiene un contaje descendente en las salidas directas:

Si utilizamos flip-flops disparables por flanco descendente, el modo de conexionado se

invierte con respecto a los contadores realizados con flip-flops disparados por flanco
ascendente. En resumen:

 Flip-flops disparables por flanco ascendente

o Contador ascendente: se une la salida Q de cada flip-flop con la entrada de
sincronismo del siguiente
o Contador descendente: se une la salida Q de cada flip-flop con la entrada de
sincronismo del siguiente
 Flip-flops disparables por flanco descendente
o Contador descendente: se une la salida Q de cada flip-flop con la entrada de
sincronismo del siguiente
o Contador ascendente: se une la salida Q de cada flip-flop con la entrada de
sincronismo del siguiente

Contador binario síncrono de 2 bits

El funcionamiento de este contador síncrono es el siguiente: en primer lugar, se supone
que el contador se encuentra inicialmente en el estado binario 0; es decir, los dos flip
flops se encuentran en estado RESET. Cuando se aplica el flanco positivo del primer
impulso de reloj, FF0 bascula, por lo que Q0 se pone a nivel ALTO. ¿Qué le ocurre a
FF1 en el flanco positivo de CLK1? Para averiguarlo, vamos a fijarnos en las
condiciones de entrada de FF1. Las entradas J1 y K1 están ambas a nivel BAJO, ya que
están conectadas a Q0, y ésta todavía no se ha puesto a nivel ALTO. Recuerde que
existe un retardo de propagación desde el flanco de disparo del impulso de reloj hasta
que, realmente, se realiza la transición en la salida Q. Por tanto, J= 0 y K= 0 cuando se
aplica el flanco anterior del primer impulso de reloj. Ésta es una condición de no
cambio y, por tanto, FF1 no cambia de estado.

Contador síncrono binario

En los contadores asíncronos se produce acumulación de retardos debido a la conexión en

serie de los biestables a través de sus entradas de sincronismo.

En los contadores síncronos la entrada de impulsos de contaje se realiza a través de una

línea común a las entradas de sincronismo de todos los contadores. En cada ciclo sólo
deben modificar su estado determinados biestables, por lo que se necesita establecer una
lógica combinacional que determine qué biestables se desinhiben en cada estado del
contador. En el caso de un contador síncrono ascendente de n flip-flops, esta lógica es:

J0=K0=1
J1=K1=Q0
J2=K2=Q0Q1
J3=K3=Q0Q1Q2
...
Jn-1=Kn-1=Q0Q1Q2...Qn-3Qn-2

En el esquema siguiente se observa que se emplea un circuito idéntico para todas las etapas,
salvo la primera y la última. Este circuito puede emplearse en la última etapa despreciando
la salida de la puerta AND, y también en la primera etapa sin que varíe el comportamiento
del contador, ya que la salida Q0 estaría permanentemente habilitada a través de la puerta
AND (J0=K0=1).
Para obtener un contador asíncrono descendente se conectan las entradas de las puertas AND a
las salidas negadas biestables en lugar de las directas.

A diferencia de lo que ocurre en los contadores asíncronos, si intercambiamos los flip-flops

disparables por flanco ascendente por flip-flops disparables por flanco ascendente sin cambiar el
conexionado de los circuitos anteriores, el contador sigue teniendo el mismo tipo de contaje
(ascendente o descendente); sólo varía el flanco en que se produce el cambio de estado del
contador.

DISEÑO DE CONTADORES SÍNCRONOS

En esta sección veremos cómo pueden aplicarse técnicas de diseño de circuitos

secuenciales específicamente al diseño de contadores. En general, los circuitos
secuenciales pueden clasificarse en dos tipos; (1) aquellos en los que la salida o salidas
dependen únicamente del estado interno actual (denominados circuitos de Moore) y (2)
aquellos en los que la salida o salidas dependen tanto del estado
actual como de la entrada o entradas (denominados circuitos de Mealy). Esta sección es
opcional y puede ser omitida sin que afecte al material expuesto en lo que resta de libro.
Se recomienda el estudio de esta sección a aquéllos que deseen una introducción al
diseño de contadores o de máquinas de estados en general. No es necesario su
conocimiento para abordar otros temas.

Modelo general de un circuito secuencial

un circuito secuencial está formado por una etapa de lógica combinacional y una
sección de memoria (flip-flops), como se muestra en la Figura 8.27. En un circuito
secuencial sincronizado, hay una entrada de reloj en la etapa de memoria, tal como se
indica.

Para el correcto funcionamiento del circuito se requiere la información almacenada en

la etapa de memo-ria, así como las entradas de la lógica combinacional (I0, I1, ....., Im).
En cualquier instante de tiempo, la memoria se encuentra en un estado denominado
estado actual y avanza al estado siguiente con un impulso de reloj, determinado por las
condiciones de las líneas de excitación (Y0, Y1, ...., Yp). El estado actual de la memoria
se representa por las variables de estado (Q0, Q1, ...., Qx). Estas variables de estado,
junto con las entradas (I0,I1,..., Im), determinan las salidas del sistema (O0, O1, ...., On).
No todos los circuitos secuenciales tienen variables de entrada y salida como en el
modelo general que se acaba de presentar. Sin embargo, todos tienen variables de
excitación y variables de estado. Los contadores son un caso particular de los circuitos
secuenciales sincronizados. En esta sección, se aplica un procedimiento de diseño
general de los circuitos secuenciales a los contadores síncronos a través de una serie de
pasos.

Paso 1: Diagrama de estado

Describimos el contador mediante un diagrama de estado, que nos muestra la manera como
avanza la secuencia cada vez que se aplica un pulso de reloj.
El numero de estados por lo que pasa el contador es de 7 por lo que se necesitarán 3 FF
para diseñarlo.
En el diseño de circuitos secuenciales en general, el diagrama de estado es el primer paso
hacia la obtención del circuito. Para el caso de contadores por ser una secuencia directa no
es necesario el diagrama de estado ya que en la especificación de diseño está
suficientemente clara la secuencia de conteo, y de esta se puede obtener directamente el
numero de flip flops necesarios y la tabla de transiciones.

Paso 2: Tabla de Transiciones

El próximo paso es el de desarrollar la tabla de transiciones a partir del diagrama de estado.

En ella listaremos para cada uno de los estados presentes de la secuencia , cual debe ser el
valor de entrada de los flip flops para que al aplicarse un pulso de reloj se pase al siguiente
estado de la secuencia (estado futuro). Para ello nos ayudamos con la tabla de excitación de
los flip flop. Podemos diseñar el contador utilizando FF tipo JK, T o D. En este ejemplo
utilizaremos FF JK.

Si notan la primera fila estamos en el estado 000 y el próximo estado de la cuenta debe ser
el 001. En las entradas de los flip flops deberemos poner los valores necesarios para pasar
del estado presente al estado futuro cuando baje el pulso de reloj.
Así, para el FF2 que genera Q2, el estado presente es 0 y el estado futuro es 0. Esto sucede
cuando J2=K2=0 o cuando J2 = 0 y K2 = 1. De este modo, J2 tiene que ser cero, y K2
puede tener cualquier valor que indicaremos en la columna correspondiente a J2 con un 0 y
en la correspondiente a K2 con una X indicando la condición de "no importa". Así vamos
obteniendo las entradas para todos los FF y para todas las transiciones de estado.
Si notan con atención, esta representación es una tabla de verdad de las entradas de los flip
flop en función del estado presente, por lo que podemos obtener las funciones mínimas de
estas entradas utilizando Mapas de Karnaugh.

Paso 3: Minimización de funciones de entrada de los flip flops

De la tabla de transiciones para cada una de las entradas de los FF obtenemos los Mapas de
Karnaugh en función del estado presente, y simplificando obtenemos las funciones de las
entradas de cada flip flop. Note que se colocó en cada casilla el valor decimal. Este
corresponde al valor decimal de la cuenta del estado presente

Paso 4: Diagrama circuital

El paso final es obtener el diagrama circuital. Para ello utilizamos las funciones de entrada
de los flip flops para dibujar la lógica combinacional correspondiente a las entradas de cada
flip flop y formar así el contador.
Las funciones de entrada obtenidas de los Mapas de Karnaugh son:
J2 = K2 =Q1·Q0
J1 = K1 = Q0
J0 = K0 = 1

Note que el circuito obtenido corresponde al del contador de 3 bits analizado en la guía de
contadores síncronos.

https://es.wikibooks.org/wiki/Dise%C3%B1o_de_circuitos_digitales_y_tecnolog%C3%ADa_de_co
mputadores/Contadores
http://www.kumbaya.name/ci1210/leccion10%20registros%20y%20contadores/Contadores%2
0Asincronos.htm
https://wilaebaelectronica.blogspot.com.co/2017/08/contador-asincrono-de-4-bits-
descendente.html
http://personales.unican.es/manzanom/Planantiguo/EDigitalI/CONTG1.pdf
http://streaming.i2basque.es:8080/varios/fundamentos-de-sistemas-digitales-floyd-9ed.pdf

http://www.kumbaya.name/ci1210/leccion10%20registros%20y%20contadores/Dise%C3%B1o%2
0de%20Contadores.htm

diseño------------- https://www.youtube.com/watch?v=797zMMiyjAY
 Estado actual Estado futuro Condiciones requeridas
Qn Qn+1 J K
0 0 0 x
0 1 1 x
1 0 x 1
1 1 x 0

• https://www.youtube.com/watch?v=797zMMiyjAY&t=1s

• https://www.youtube.com/watch?v=2wknSh1FEyA