27/9/23, 21:56 Tema 2.

3 Transferencia de bus - Sistemas digitales II - Instituto Consorcio Clavijero

2.3 Transferencia de bus

Una computadora digital típica tiene muchos registros y debe haber rutas para proveer el camino para transferir información entre los
registros. El número de cables sería excesivo si se utilizaran líneas separadas y multiplexores entre un registro y otro, en el sistema. Un
esquema más eficiente de transferencia de información entre registros en una configuración de múltiples registros es un sistema de
bus. Una estructura de bus consiste en un conjunto de líneas comunes, una para cada bit del registro, a través de los cuales la
información binaria es transferida de un dato a la vez. Las señales de control seleccionan cuál registro será la fuente y cuál registro
será el destino durante cada transferencia.

Una manera de construir un sistema de bus común es con multiplexores y un decodificador. Los multiplexores seleccionan un registro
fuente, cuya información binaria es puesta en el bus. El decodificador selecciona un registro destino que va a aceptar la información
proveniente del bus. La construcción de un sistema de bus para cuatro registros se muestra en la Figura 2.6. Cada registro tiene n bits
numerados de 0 hasta n - 1. Los bits en la misma posición significativa en cada registro son aplicados al multiplexor de 4 X 1 por una
línea del bus. Sólo se muestran tres multiplexores en el diagrama. El circuito completo debe tener n multiplexores numerados de 0 a n -
1. Las n líneas formadas por el sistema de bus común son ruteadas a las n entradas de cada registro. La transferencia de información
del bus a un registro destino es llevada a cabo activando la entrada de carga del registro seleccionado. La entrada de carga particular
es seleccionada de las salidas del decodificador.

Figura 2.6 Sistema de bus para 4 registros.

https://cursos.clavijero.edu.mx/cursos/072_sdII/modulo2/contenidos/tema2.3.html?opc=1 1/2
27/9/23, 21:56 Tema 2.3 Transferencia de bus - Sistemas digitales II - Instituto Consorcio Clavijero
La entrada de selección del multiplexor determina cuál registro pondrá su contenido en el bus. Las entradas de selección del
multiplexor pueden ser 00, 01, 10 u 11, las cuales seleccionarán los registros R0, R1, R2 o R3, respectivamente. Las entradas de
selección del destino al decodificador determinan el registro que recibe la información del bus. Las entradas de selección del registro
destino pueden ser 00, 01, 10 u 11, y ellas seleccionan el registro destino R0, R1, R2 o R3, respectivamente.

Considera, por ejemplo, la transferencia dada por la siguiente declaración.

Las variables de control que habilitan esta transferencia deben seleccionar al registro R0 como fuente para el bus y R2 como el registro
destino. Las entradas de selección del multiplexor deben ser el binario 00. Esto ocasiona que el bit 0 de R0 sea aplicado a la línea 0 del
bus a través de MUX 0. Al mismo tiempo el bit 1 de R0 se aplica a la línea 1 del bus a través de MUX 1. Esto se repite para todas las
líneas del bus hasta la línea n - 1, la cual recibe el bit n - 1 del registro R0 a través de MUX n - 1. De esta manera, el valor de n bits de
R0 se pone en las líneas del bus cuando la selección del multiplexor es 00. Las entradas de selección de destino deben ser el binario
10. Esto activa la salida 2 del decodificador, la cual a su vez activa y carga la entrada de R2. Con la siguiente transición del reloj, el
contenido de R0, puesto en el bus, es cargado en el registro R2 para completar la transferencia.

https://cursos.clavijero.edu.mx/cursos/072_sdII/modulo2/contenidos/tema2.3.html?opc=1 2/2