Machine Translated by Google

13.  Configuración
FPGA  de  ciclón

C51013­1.8

Introducción Puede  configurar  los  FPGA  Cyclone®  usando  uno  de  varios  esquemas  de  configuración,  incluido  
el  esquema  de  configuración  serie  activa  (AS).  Este  esquema  se  utiliza  con  los  dispositivos  
de  configuración  serial  de  bajo  costo.  Los  esquemas  de  configuración  basados  en  serie  pasiva  
(PS)  y  Joint  Test  Action  Group  (JTAG)  también  son  compatibles  con  Cyclone  FPGA.  
Además,  los  FPGA  Cyclone  pueden  recibir  un  flujo  de  bits  de  configuración  comprimido  y  
descomprimir  estos  datos  en  tiempo  real,  lo  que  reduce  los  requisitos  de  
almacenamiento  y  el  tiempo  de  configuración.

Este  capítulo  describe  cómo  configurar  dispositivos  Cyclone  utilizando  cada  uno  de  los  tres  
esquemas  de  configuración  admitidos.

f  Para  obtener  más  información  sobre  cómo  configurar  las  opciones  de  configuración  del  dispositivo  o  
generar  archivos  de  configuración,  consulte  la  Configuración  del  software.  sección  en  el  
volumen  2  del  Manual  de  configuración.

Dispositivo Los  FPGA  Cyclone  usan  celdas  SRAM  para  almacenar  datos  de  configuración.  Dado  que  la  
memoria  SRAM  es  volátil,  los  datos  de  configuración  deben  descargarse  a  los  FPGA  Cyclone  
Configuración cada  vez  que  se  enciende  el  dispositivo.  Puede  descargar  datos  de  configuración  a  los  FPGA  

Descripción  general
Cyclone  mediante  las  interfaces  AS,  PS  o  JTAG  (consulte  la  Tabla  13–1).

Cuadro  13–1.  Esquemas  de  configuración  de  FPGA  de  Cyclone

Esquema  de  configuración Descripción

Configuración  de  serie  activa  (AS)  Configuración  mediante:
•  Dispositivos  de  configuración  en  serie  (EPCS1,  EPCS4  y  EPCS16)

Configuración  de  serie  pasiva  (PS)  Configuración  mediante:
•  Dispositivos  de  configuración  mejorada  (EPC4,  EPC8  y  EPC16)
•  Dispositivos  de  configuración  EPC2,  EPC1
•  Host  inteligente  (microprocesador)
•  cable  de  descarga

Configuración  basada  en  JTAG
Configuración  a  través  de  pines  JTAG  usando:
•  cable  de  descarga
•  Host  inteligente  (microprocesador)
•  Lenguaje  de  programación  y  prueba  estándar  JamTM  (STAPL)
•  Capacidad  para  utilizar  SignalTap®  II  Embedded  Logic  Analyzer.

Corporación  Altera 13­1
mayo  de  2008
Machine Translated by Google

Descripción  general  de  la  configuración  del  dispositivo

Puede  seleccionar  un  esquema  de  configuración  de  FPGA  Cyclone  poniendo  sus  pines  
MSEL1  y  MSEL0  en  alto  (1)  o  bajo  (0),  como  se  muestra  en  la  Tabla  13–2.
Si  su  aplicación  solo  requiere  un  único  modo  de  configuración,  el  MSEL
Los  pines  se  pueden  conectar  a  VCC  (el  voltaje  VCCIO  del  banco  de  E/S  donde  reside  el  pin  
MSEL)  o  a  tierra.  Si  su  aplicación  requiere  más  de  un  modo  de  configuración,  los  pines  MSEL  
se  pueden  cambiar  después  de  que  la  FPGA  se  haya  configurado  correctamente.  Alternar  estos  
pines  durante  el  modo  de  usuario  no  afecta  el  funcionamiento  del  dispositivo.  Sin  embargo,  los  
pines  MSEL  deben  ser  válidos  antes  de  iniciar  la  reconfiguración.

Cuadro  13–2.  Selección  de  esquemas  de  configuración  de  ciclones

MSEL1 MSEL0 Esquema  de  configuración

0 0 COMO

0 1 PD

0 1 basado  en  JTAG  (1)

Nota  a  la  Tabla  13–2:

(1)  La  configuración  basada  en  JTAG  tiene  prioridad  sobre  otros  esquemas,  lo  que  significa  que  se  
ignoran  las  configuraciones  de  los  pines  MSEL.

Después  de  la  configuración,  los  FPGA  Cyclone  inicializarán  los  registros  y  los  pines  de  E/S,  
luego  ingresarán  al  modo  de  usuario  y  funcionarán  según  el  diseño  del  usuario.  Figura  13–1
muestra  una  forma  de  onda  de  configuración  AS.

Figura  13–1.  Forma  de  onda  de  configuración  AS

nCONFIG

ESTADO

CONF_HECHO

nCSO

DCLK

aso Leer  dirección

FECHA0 bit  N  bit  N  −  1 bit  1 bit  0

136  ciclos

INIT_DONE

E/S  de  usuario Modo  de  usuario

Tri­estado  con  interno
resistencia  pull­up.

13­2 Corporación  Altera
Manual  del  dispositivo  Cyclone,  Volumen  1 mayo  de  2008
Machine Translated by Google

Configuración  de  FPGA  Cyclone

Puede  configurar  los  FPGA  Cyclone  utilizando  el  estándar  de  E/S  LVTTL  de  3,3,  2,5,  1,8  o  1,5  V  en  la  

configuración  y  los  pines  de  entrada  JTAG.  Estos  dispositivos  no  cuentan  con  un  pin  VCCSEL;  por  lo  tanto,  

debe  conectar  los  pines  VCCIO  de  los  bancos  de  E/S  que  contienen  configuración  o  pines  JTAG  de  acuerdo  con  las  

especificaciones  estándar  de  E/S.

La  Tabla  13–3  resume  el  tamaño  aproximado  del  archivo  de  configuración  sin  comprimir  para  cada  Cyclone  FPGA.  Para  

calcular  la  cantidad  de  espacio  de  almacenamiento  necesario  para  las  configuraciones  de  varios  dispositivos,  sume  

el  tamaño  de  archivo  de  cada  dispositivo.

Cuadro  13–3.  Tamaños  de  archivos  binarios  sin  procesar  de  Cyclone  (.rbf)

Dispositivo Tamaño  de  datos  (bits) Tamaño  de  datos  (bytes)

EP1C3 627,376 78,422

EP1C4 924,512 115,564
EP1C6 1,167,216 145,902
EP1C12 2,323,240 290.405
EP1C20 3.559.608 435,000

Solo  debe  usar  los  números  de  la  Tabla  13–3  para  estimar  el  tamaño  del  archivo  de  configuración  antes  

de  la  compilación  del  diseño.  Los  diferentes  formatos  de  archivo,  como  los  archivos .hex  o .ttf ,  tienen  diferentes  

tamaños  de  archivo.  Para  cualquier  versión  específica  del  software  Quartus®  II,  cualquier  diseño  destinado  al  mismo  

dispositivo  tiene  el  mismo  tamaño  de  archivo  de  configuración  sin  comprimir.  Si  se  utiliza  la  compresión,  el  tamaño  del  

archivo  puede  variar  después  de  cada  compilación.

Datos Los  FPGA  Cyclone  son  los  primeros  FPGA  que  admiten  la  descompresión  de  datos  de  configuración.  Esta  

característica  le  permite  almacenar  datos  de  configuración  comprimidos  en  dispositivos  de  configuración  
Compresión u  otra  memoria,  y  transmitir  este  flujo  de  bits  comprimido  a  FPGA  Cyclone.  Durante  la  configuración,  el  

Cyclone  FPGA  descomprime  el  flujo  de  bits  en  tiempo  real  y  programa  sus  celdas  SRAM.

Los  FPGA  Cyclone  admiten  la  compresión  en  los  esquemas  de  configuración  AS  y  PS.  La  compresión  no  es  

compatible  con  la  configuración  basada  en  JTAG.

1  Los  datos  preliminares  indican  que  la  compresión  reduce  el  tamaño  del  flujo  de  bits  de  configuración  

entre  un  35  y  un  60  %.

Corporación  Altera 13–3
mayo  de  2008 Manual  del  dispositivo  Cyclone,  Volumen  1
Machine Translated by Google

Compresión  de  datos

Cuando  habilita  la  compresión,  el  software  Quartus  II  genera  archivos  de  configuración  con  
datos  de  configuración  comprimidos.  Esta  compresión  reduce  los  requisitos  de  
almacenamiento  en  el  dispositivo  de  configuración  o  flash,  y  disminuye  el  tiempo  necesario  
para  transmitir  el  flujo  de  bits  al  Cyclone  FPGA.

Existen  dos  métodos  para  habilitar  la  compresión  para  flujos  de  bits  de  Cyclone:  antes  de  la  
compilación  del  diseño  (en  el  menú  Configuración  del  compilador)  y  después  de  la  compilación  
del  diseño  (en  la  ventana  Convertir  archivos  de  programación ).

Para  habilitar  la  compresión  en  la  configuración  del  compilador  del  proyecto,  seleccione  Dispositivo
en  el  menú  Tareas  para  abrir  la  ventana  de  configuración.  Después  de  seleccionar  su  dispositivo  
Cyclone,  abra  la  ventana  Opciones  de  dispositivo  y  PIN  y,  en  la  pestaña  Configuración  general ,  active  
la  casilla  de  verificación  Generar  flujos  de  bits  comprimidos  (como  se  muestra  en  la  Figura  
13–2).

13–4 Corporación  Altera
Manual  del  dispositivo  Cyclone,  Volumen  1 mayo  de  2008
Machine Translated by Google

Configuración  de  FPGA  Cyclone

Figura  13–2.  Habilitación  de  la  compresión  para  flujos  de  bits  de  Cyclone  en  la  configuración  del  
compilador

Corporación  Altera 13–5
mayo  de  2008 Manual  del  dispositivo  Cyclone,  Volumen  1
Machine Translated by Google

Compresión  de  datos

La  compresión  también  se  puede  habilitar  al  crear  archivos  de  programación  desde  la  ventana  Convertir  
archivos  de  programación .  Consulte  la  figura  13–3.

1.  Haga  clic  en  Convertir  archivos  de  programación  (menú  Archivo).

2.  Seleccione  el  tipo  de  archivo  de  programación  (POF,  SRAM  HEXOUT,  RBF  o
TFT).

3.  Para  los  archivos  de  salida  POF,  seleccione  un  dispositivo  de  configuración.

4.  Seleccione  Agregar  archivo  y  agregue  un  archivo  SOF  de  Cyclone.

5.  Seleccione  el  nombre  del  archivo  que  agregó  al  área  de  datos  SOF  y  haga  clic  en
Propiedades.

6.  Active  Compresión.

Figura  13–3.  Habilitación  de  la  compresión  para  flujos  de  bits  de  ciclones  en  archivos  de  
programación  de  conversión

13–6 Corporación  Altera
Manual  del  dispositivo  Cyclone,  Volumen  1 mayo  de  2008