UNIVERSIDAD DEL VALLE – SEDE ZARZAL

FACULTAD DE INGENIERÍA
ESCUELA DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
Programa Académico de Ingeniería Electrónica
Diseño Lógico Combinacional
Periodo académico: 2023-1

PRÁCTIRA PARA II PARCIAL

1. (1.0 punto) Los circuitos comparadores son sistemas combinatorios que

comparan la magnitud de dos números binarios de n bits e indican cuál de
ellos es mayor, menor o si existe igualdad entre ellos. Dependiendo del
número de bits a comparar, será la relación del comparador. Existen
comparadores de 4 y 8 bits. Poseen además de las entradas de datos,
otras que permiten conectar en cascada distintos comparadores de tal
forma, que se puedan construir uno de mayor capacidad.

Mediante la tabla de verdad mostrada, realizar el código VHDL

correspondiente que cumpla con los requerimientos de esta, definiendo
el tipo de arquitectura y la estructura que va a usar.

Una vez verificado el código, realice el flujo de diseño para la lógica

programable.

2. (1.0 punto) Realizar la descripción VHDL del punto anterior mediante operadores lógicos.

3. (1.0 punto) Escriba el código VHDL correspondiente al siguiente circuito lógico:

4. (1.0 punto) Se desea implementar un circuito combinacional que determine si un número decimal entre 0 y 7 es
par (0,2,4,6), impar (1,3,5,7) o primo (3,5,7). El circuito tiene como entrada las tres líneas digitales que representan
el número decimal (A2, A1, A0), dos líneas digitales (S1 S0, con S1 más significativo) que permiten seleccionar la
operación del circuito y una salida binaria Z que indica si el número de entrada cumple lo pedido. Cuando las líneas
de selección toman el valor digital 00 la salida debe ser 0 lógico. Para construir este circuito se cuenta máximo con
los siguientes elementos: 4 Decodificadores 3 a 8 con salidas de nivel alto, tres compuertas OR de cuatro entradas
y dos Multiplexores 4 a 1. Indique claramente la nomenclatura de entradas y salidas de cada elemento.

(Sugerencia: realice primero la implementación del circuito usando operadores lógicos, luego, realice la
descripción vhdl del mismo).

5. (1.0 punto) Dada la función de 4 variables f(X2, X1, X0) = ∑m(0,2,3,5), donde X2 es el bit más significativo, se pide:
a. Materializar dicha función utilizando un multiplexor. Realizar las conexiones correspondientes.
b. Utilizando un mapa de Karnaugh, simplificar la función f