INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

CARRERA: Ingeniería eléctrica

MATERIA: Electrónica Digital GRUPO: 5FA

NOMBRE MAESTRO: MARGARITA ALVAREZ CERVERA

NÚM. PRÁCTICA: 04 FECHA DE ENTREGA: 03/11/2022

NOMBRE DE LA “EJEMPLOS DE CIRCUITOS LOGICOS

PRÁCTICA: COMBINATORIO”

INTEGRANTES DEL EQUIPO MATRÍCULA

Omar Martin Chi Uc E20081258
Mauricio Alain Sosa Herrera LC19080816

1
 INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

REPORTE DE LA PRÁCTICA

INTRODUCCIÓN

En la siguiente practica analizaremos un problema con diversas

condiciones a cumplir para después obtener sus variables de entrada y
salida, posteriormente su tabla de verdad y función de las salidas mediante
miniterminos y Maxiterminos. Utilizaremos los métodos de reducción de
funciones: Método de karnaugh y método de Quine-McCluskey.
Posteriormente diseñaremos el diagrama en un simulador para probar y
reducir las compuertas, optimizando el espacio y coste del circuito final;
finalmente ensamblaremos el circuito utilizando circuitos integrados para
realizar la función pedida en cada uno de los circuitos pedidos.

OBJETIVOS DE LA PRÁCTICA

 Diseñar circuitos lógicos de uso frecuente empleando compuertas

NAND, NOR,
OR-EXCLUSIVO E INVERSORES.
 Obtener la tabla de verdad con las variables de entrada y salida
 Reducir las funciones de salida mediante los miniterminos y
Maxiterminos
 Diseñar el diagrama del circuito mediante el programa de simulación
MULTISIM
 Ensamblar el circuito mediante compuertas lógicas NAND, NOR e
Inversores
 Ver cómo funcionan los circuitos lógicos combinatorio

MARCO TEÓRICO

2
 INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

 Funciones booleanas

Las funciones booleanas son «multiformes», es decir, pueden representarse de

muy diversas formas: desde el mero enunciado textual que expresa las
especificaciones o requisitos que define la función, hasta su forma algebraica
como operaciones entre variables, pasando por su tabla funcional (o «tabla de
verdad») que detalla, en forma de listado, el valor de la función para cada
conjunto de valores de las entradas. Precisamente el diseño del circuito digital
correspondiente a una función booleana consiste en el «cambio de forma» de la
misma, a partir de su enunciado, construyendo su tabla funcional y extrayendo de
ella la forma algebraica de la función; dicha expresión algebraica puede ser
trasladada directamente a un esquema de puertas lógicas que conforma el
circuito digital de dicha función.

 Resta de números binarios

El algoritmo de la resta en binario es el mismo que en el sistema decimal. Pero

conviene repasar la operación de restar en decimal para comprender la operación
binaria, que es más sencilla. Los términos que intervienen en la resta se llaman
minuendo, sustraendo y diferencia.

Las restas básicas 0-0, 1-0 y 1-1 son evidentes:

0-0=0

1-0=1

1-1=0

0 - 1 = no cabe o se pide prestado al proximo.

La resta 0 - 1 se resuelve, igual que en el sistema decimal, tomando una unidad

prestada de la posición siguiente: 10 - 1 = 1 y me llevo 1, lo que equivale a decir
en decimal, 2 - 1 = 1. Esa unidad prestada debe devolverse, sumándola, a la
posición siguiente.

 Minitérminos

Para una función booleana de n variables x1...xn, un producto booleano en el que

cada una de las n variables aparece una sola vez (negada o sin negar) es
llamado minterminos. Es decir, un minterminos es una expresión lógica de n
variables consistente únicamente en el operador conjunción lógica (AND) y el
3
 INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

operador complemento o negación (NOT). Por ejemplo, abc, ab'c y abc' son
ejemplos de minterminos para una función booleana con las tres variables a, b y
c. En general, uno asigna a cada minterminos (escribiendo las variables que lo
componen en el mismo orden), un índice basado en el valor binario del
minterminos. un término negado, como a' es considerado como el numero binario
0 y el término no

negado a es considerado como un 1. Por ejemplo, se asociaría el número 6

con a b c'(1102), y nombraríamos la expresión con el nombre m6. Entonces m0
de tres variables es a'b'c'(0002) y m7 debería ser a b c(1112).

 Maxitérminos

Un Maxitérminos es una expresión lógica de n variables que consiste

únicamente en la disyunción lógica y el operador complemento o negación. Los
Maxitérminos son una expresión dual de los minterminos. En vez de usar
operaciones AND utilizamos operaciones OR y procedemos de forma similar.

 Método de karnaugh

El Método de Karnaugh es un método de simplificación de funciones mecánico;

es decir, no hay que tener presente ninguna ley matemática presente. Nos
permitirá simplificar funciones con dos, tres, cuatro, ...variables de una forma
sencilla.

1. Obtener una función booleana de salida expresada como suma de

miniterminos, a partir de una tabla de verdad.
2. Dibujar el mapa de karnaugh indicando las variables de entrada en la
esquina superior izquierda, utilizar una línea diagonal para separar la
distribución vertical y horizontal de las variables
3. Identificar mediante código binario reflejando cada columna y renglón del
mapa
4. Poner un uno en los miniterminos presentes en la función y un cero si no
están presentes
5. Agrupar con líneas cerradas los conjuntos adyacentes de uno en grupos
de potencias de 2 lo más grandes posibles.
6. Cuando una variable y su complemento pertenecen al mismo conjunto de
unos, esa variable se elimina
7. Relacionar los grupos de variables no eliminadas mediante la función OR
 Método tabular Quine Mcclusky

4
 INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

El método de simplificación tabular de Quine-McCluskey es un método que

compara todas las combinaciones con las siguientes dependiendo la cantidad
de unos que contenga cada combinación de las variables de entrada. Este es
un método recursivo y por esta razón es fácil de implementar en una rutina de
programación.

1. Expresar función como suma de miniterminos

2. Realizar una tabla donde se agrupan los miniterminos en función del
número 1 que contengan
3. Comparar los miniterminos de cada grupo con el grupo siguiente, si
difieren entre sí por una sola variable, esa variable se quita y se obtiene un
nuevo termino
4. Repetir el proceso tantas veces como sea necesario hasta que ya no se
puedan agrupar más miniterminos
5. Los términos obtenidos, así como aquellos que no fue posible agrupar son
los implicantes primos, se unen mediante una función OR

MATERIAL UTILIZADO

Protoboard
Cables dupont
Integrados
 7404
 7408
 7432
 7411
 7486
Resistencias de 1k y 220
Diodos led
Dip switch
Cables
Fuente de 5v (arduino)
Multímetro
Pinzas de punta y corte

5
 INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

DESARROLLO EXPERIMENTAL

Circuito 1
Diseñar un restador de dos números de dos bits. Indicar el procedimiento de
diseño.
Implemente el circuito diseñado.

Para comenzar a diseñar el circuito pedido, realizamos la tabla de verdad

utilizando nuestros conocimientos previos de restas de números binarios,
tendremos 2 bits de salida y un signo para obtener los valores que debemos.

Por ejemplo, restamos el termino

13, 11-01=010; tenemos 3-1=2, positivo por lo
tanto el primer bit del resultado es 0.
Después realizamos la reducción de las
funciones de salida por el método de karnaugh,
siendo que cada salida necesita un mapa
individual.
Utilizamos la suma de los miniterminos para
llenar el mapa.
Tenemos primero la salida F0, siendo el primer
bit de salida.

Obtenemos la función de salida f0= B0*A0+B0 A0*

Después realizamos la reducción de la segunda salida, F1; siendo este el segundo

6
 INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

bit de la salida.

Por

ultimo tenemos el ultimo bit de salida que será nuestro signo, realizamos la
reducción y obtenemos:

7
 INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

Y ya teniendo nuestras 3 funciones de salida, realizamos el diseño del circuito

mediante multisim.

Finalmente ensamblamos guiándonos del diagrama en multisim y la función de

salida

8
 INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

Finalmente tenemos nuestro circuito restador

9
 INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

Firma de entregado circuito restador

Circuito 2
Diseñe e implemente un circuito combinacional que acepte un número de dos bits
y genere un número binario de salida igual al cuadrado del número de entrada.
A1 A2 * A1 A2 = C3 C2 C1 C0

10
 INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

Obtenemos la tabla de verdad y mediante el método tabular sacamos la función de

salida. Ya con esto realizamos el diagrama con la función y al finalizar,
ensamblamos nuestro circuito.

11
 INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

Y finalmente obtenemos nuestro circuito elevador al cuadrado

Circuito 3

Diseñar un comparador de dos números ( comparador lógico ), cada uno de dos

bits. Únicamente se tendrá salida = 1 cuando ambos números sean iguales, o el
primero sea mayor que el segundo.

Obtenemos la tabla de verdad del problema dado

Circuito 4
Diseñe e implemente un circuito combinacional que convierta un dígito decimal
del código 8, 4, -2, -1 a BCD.

Analizando el problema podemos ver que si lo analizamos, se trata de un sumador

de 4 bits pero dándole a cada uno un valor determinado (8,4,-2,-1) y mostrar la
salida en bcd (4 bits) con su respectivo signo.
Comenzamos con elaborar la tabla de verdad:

12
 INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

Después realizamos las reducciones de las salidas, F0 fue mediante el método

tabular de Quinn Mcclusky y las demás salidas se uso el método de karnaugh

Estos son los miniterminos de cada Salida con los que vamos a trabajar

13
 INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

Aquí tenemos 3 salidas y sus métodos de reducción, en la izquierda F0. En la

derecha superior F1 y debajo de F1, F2.

14
 INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

Por la complejidad y tamaño de las funciones de salida, realizamos el diseño del
diagrama de manera individual por cada salida. Se mostraran en orden de F0
hasta S.

15
 INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

Finalmente ensamblamos el circuito

Aquí el circuito funcionando con A y D encendidos, teniendo de salida F2,F1 y F0

16
 INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

Esto significa: A=8 D=-1 por lo tanto tenemos que 8-1=7 siendo que en BCD 7 es
0111 positivo, por lo tanto la salida final es 00111, donde el primer bit es signo y
los 4 restante el numero en bcd
En los términos 12,13 y 14 no tenemos salidas ya que no podemos representar el
12,11 y 10 en BCD con 4 bits.

A) Viendo sus tablas de verdad, ¿Qué diferencia existe entre un sumador

completo y un restador completo?, ¿cómo podemos implementar un
restador a partir de un sumador?.
El Restador completo realiza la resta entre dos bits, considerando que se ha prestado un
1 de un estado menos significativo
El sumador completo acepta dos bits y un acarreo de entrada y genera una suma de
salida junto con el acarreo de salida.
C) Si en lugar de elevar al cuadrado el número se elevase al cubo, ¿de
cuántos bits sería la salida?
De 5 bits

CONCLUSIONES Y OBSERVACIONES

Conclusión Chi Uc Omar : Al finalizar la práctica y la elaboración de los circuitos,

aprendimos sobre el funcionamiento de las compuertas lógicas y sus usos en la
electrónica digital, entendiendo los valores de: voltaje de salida y voltaje de
entrada alto y bajo, de igual manera la elaboración de un circuito a base de
ciertas compuertas lógicas que nos dan de resultado otra compuerta diferente.
Aprendimos a interpretar el datasheet de los circuitos integrados y pudimos
entender porque se nos quemaron 2 de ellos a lo largo de la práctica, teniendo al
final un aprendizaje y razonamiento mayor al del inicio.
Conclusión Sosa Herrera Mauricio: al finalizar esta practica pudimos avanzar aún mas en el mundo de la
electrónica; viendo las aplicaciones de la electrónica digital y de como podemos hacer cosas muy complejas
con compuertas lógicas, sobre la reducción de funciones mediante los 2 metodos utilizados. De igual manera
pudimos aprender a detectar problemas en nuestros circuitos ya que en el circuito 4 no funcionaba a pesar
de estar bien cableado, primero dándonos cuenta de que había un integrado dañado y de ultimo, que había
un falseo en la protoboard pero pudimos detectarlo y al final resolverlo.

Referencias bibliográficas (IEEE)

Por ejemplo:

17
 INSTITUTO TECNOLÓGICO DE MÉRIDA

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

Examples:
[1] B. Klaus and P. Horn, Robot Vision. Cambridge, MA: MIT Press, 1986.
[2] L. Stein, “Random patterns,” in Computers and You, J. S. Brake, Ed. New York: Wiley, 1994, pp. 55-70.
[3] R. L. Myer, “Parametric oscillators and nonlinear materials,” in Nonlinear Optics, vol. 4, P. G. Harper and
B. S.
Wherret, Eds. San Francisco, CA: Academic, 1977, pp. 47-160.
[4] M. Abramowitz and I. A. Stegun, Eds., Handbook of Mathematical Functions (Applied Mathematics
Series 55).
Washington, DC: NBS, 1964, pp. 32-33.
[5] E. F. Moore, “Gedanken-experiments on sequential machines,” in Automata Studies (Ann. of
Mathematical
Studies, no. 1), C. E. Shannon and J. McCarthy, Eds. Princeton, NJ: Princeton Univ. Press, 1965, pp. 129-
153.
[6] Westinghouse Electric Corporation (Staff of Technology and Science, Aerospace Div.), Integrated
Electronic
Systems. Englewood Cliffs, NJ: Prentice-Hall, 1970.

18