TÉCNICAS DIGITALES I (PLAN 2023)

TRABAJO PRÁCTICO Nro. 5

Familias Lógicas

1) Calcular cuantas compuertas AND SN74LS08 (serie 74LS) pueden estar cargadas simultáneamente de:
a) Una compuerta AND SN74LS08 (serie 74LS).
b) Una compuerta AND 74ACT08 (serie 74ACT).
c) Una compuerta AND MC74HC08 (serie 74HC).
d) Una compuerta AND HEF4081B (serie 4000B) alimentada con 5V.

Nota: se deberán consultar la hoja de datos del fabricante para poder realizar los cálculos.

X CI1: SN74LS08

CI2: SN74LS08

CIn: SN74LS08
2) Para los distintos casos del problema 1), calcular los márgenes de inmunidad contra el ruido utilizando:
a) Las formulas genéricas para el cálculo de inmunidad al ruido, tanto para TTL como para CMOS,
explicadas en clase.
b) Los valores indicados en las hojas de datos.

3) Una familia lógica llamada "A" que se alimenta con +5V, posee las siguientes características

VOHmín = 2.2V VOLmáx = 0.9V

VIHmín = 1.8V VILmáx = 1.1V
IOHmáx = -1 mA IOLmáx = 10 mA
IIHmáx = 500uA IILmáx = -2 mA
Pd = 60mW Factor de mérito = 120
pJ

a) Calcular su fan-out, sus márgenes de inmunidad contra el ruido, y su tiempo de propagación

b) Determinar, justificando, si existe compatibilidad entre una salida de una compuerta "A" y la entrada
de una TTL de la serie 74LS.
c) Determinar, justificando, si existe compatibilidad entre la salida de una compuerta TTL de la serie
74LS y una entrada de una compuerta "A"
d) En los casos encontrados compatibles en los puntos b) y c), calcular el fan-out y el margen de
inmunidad contra el ruido.

4) Si las 2 compuertas son de tecnología CMOS, alimentadas con 5 V (VDD) y el circuito que utilizará la
función Y require un ‘0’ = 0V y un ‘1’ = 12V; indicar:
a) Valor de Z.
b) Configuración de salida de la compuerta NAND y del Inversor.
c) Es factible la construcción del circuito y de ser factible cual es el
valor de la tensión +V.

Confeccionó Pág. 1 Año: 2023

Ing. Ramos, Fernando
Ing. Nassipián, R.V.
 TÉCNICAS DIGITALES I (PLAN 2023)
TRABAJO PRÁCTICO Nro. 5
Familias Lógicas

5) Diseñar con compuertas universales un convertidor de Aiken a BCD Natural, pero:

a) Implementarlo tratando de minimizar el número de circuitos integrados necesarios con
compuertas CMOS de la serie MC de ON Semiconductor.
b) Estimar el tiempo de propagación del circuito resultante.

6) Los siguientes circuitos (A y B) utilizan el retardo que produce el inversor para dar a su salida un pulso de
duración igual a dicho retardo, cuando se presenta a la entrada un determinado frente. Dar las formas de
onda, suponiendo que ingresa una señal cuadrada, e indicar que tipo de frente (ascendente o descendente)
reconocen. Suponer que el período de la onda cuadrada es mucho mayor que el retardo del inversor.

2
1

Cto. A 3 U3A
U2B

4 3

1
Cto. B
3
U4A
5 U2C
6 2

7) Para un inversor CMOS, suponga que VDD = 3,3V; CL = 50 pF; CPD = 18 pF; y la frecuencia de
trabajo es de 95 MHz. Calcule:
a) Calcule la disipación de potencia de un inversor. Justifique la respuesta.
b) Si se asume que un chip industrial que contiene el equivalente de 10.000 inversores (similares a
los descriptos) y que como máximo el 22 % de los inversores cambia valores en un instante
específico y el resto permanece en ‘0’ o en ‘1’, Calcule la potencia disipada por el chip.
c) Se diseño para alimentar al componente una fuente de alimentación que suministra 3,3 V y su
potencia máxima es de 160 W. Dicha fuente es apropiada para funcionar con el IC en la condición
del punto b? Justifique la respuesta.

Confeccionó Pág. 2 Año: 2023

Ing. Ramos, Fernando
Ing. Nassipián, R.V.
 TÉCNICAS DIGITALES I (PLAN 2023)
TRABAJO PRÁCTICO Nro. 5
Familias Lógicas

OPCIONALES

1) Dado el circuito de la figura que utiliza compuertas TTL de la serie LS, calcular el valor máximo y
mínimo de la resistencia de carga R sabiendo que las compuertas de colector abierto tienen una
corriente de fuga Icex de 250 uA.
+VCC

R
1 3
U5A
2 12

6 11
4 13 U5D
U5B
5
1
8 3
9 U5C U6A
10
2

Viendo el gráfico:
a) ¿Cúantos circuitos integrados se están utilizando?
b) ¿Podría deducir de cuántos pines son dichos integrados?
c) ¿Porqué no aparece el pin 8 del U5?.

2) Para una compuerta NAND CD4011 (4-NAND de 2 entradas) cuya tensión de alimentación VDD =
10 V y cuyos datos se dan más abajo, se pide:
a) Calcular la Potencia Dinámica suponiendo que el CL = 50 pF y la frecuencia de trabajo es de
1MHZ. Si disminuyó la frecuencia, que ocurre con la Potencia Dinámica.
b) Calcular el Tiempo de Propagación (tp), suponiendo siempre CL = 50 pF.
c) Si construye un inversor con integrados CD4011, cual será el tiempo de Propagación. Justificar.
d) Si construye una compuerta OR, utilizando solo integrados CD 4011, cuál es la Potencia
Dinámica del circuito y su tiempo de Propagación.

Confeccionó Pág. 3 Año: 2023

Ing. Ramos, Fernando
Ing. Nassipián, R.V.
 TÉCNICAS DIGITALES I (PLAN 2023)
TRABAJO PRÁCTICO Nro. 5
Familias Lógicas

3) Un famoso diseñador lógico decidió abandonar la enseñanza y hacer fortuna con la licencia del
circuito que se encuentra más abajo. Se pide :

a) Etiquete las entradas y salidas del circuito con los nombres más apropiados para el mismo .
b) Explique el funcionamiento del circuito.

Confeccionó Pág. 4 Año: 2023

Ing. Ramos, Fernando
Ing. Nassipián, R.V.