Está en la página 1de 11

UNIVERSIDAD SURCOLOMBIANA

PROGRAMA DE INGENIERIA ELECTRÓNICA


LABORATORIO ELECTRÓNICA DIGITAL
INFORME No. 1
SUBGRUPO 02 - GRUPO 02
PAREJA 04
APLICACIÓN DE LAS COMPUERTAS UNIVERSALES
SERGIO ANDRES BERNAL TORRES 20171158016
ROBERTH STEVEN GUZMAN CUELLAR 20171158762

OBJETIVOS

 Identificar las diferencias y los beneficios de las familias lógicas TTL y CMOS.
 Familiarizarnos con los tipos de compuertas y conocer los perfiles de tensión y corriente
para el mejor funcionamiento de estas.
 Analizar cómo se comportan las compuertas cuando se les implementa un circuito aparte
como carga y visualizando su comportamiento con LEDS.
 Determinar los valores correctos de los elementos que componen los circuitos
(resistencias, etc.), para que el funcionamiento de los circuitos sea el esperado.
 Implementar las compuertas en alto o en bajo dependiendo de las condiciones que
plantee el circuito aparte de la compuerta.
 Implementar y comprobar el funcionamiento de un circuito lógico utilizando compuertas
universales.
 Implementar y visualizar un generador de señal digital con el circuito integrado
temporizador 555 aplicado a uno de los circuitos propuestos por el docente.

JUSTIFICACION

El propósito de esta práctica es implementar y reforzar lo visto en la teoría sobre el algebra


booleana, la universalidad de las compuertas NAND y NOR además de sus perfiles para las dos
familias mencionadas anteriormente etc. Ya que como futuros ingenieros electrónicos debemos
implementar circuitos digitales de la mejor manera y a menor costo para la buena optimización de
los proyectos que den solución a cualquier problemática de cualquier índole por medio de la
Electrónica Digital.

MARCO TEORICO

COMPUERTAS LÓGICAS ENZIMÁTICAS PARA EL ANÁLISIS DIGITAL DEL NIVEL FISIOLÓGICO EN CASO DE
LESIÓN:

Se diseñó un sistema de biocomputación compuesto por una combinación de compuertas lógicas


NAND basadas en el funcionamiento concertado de tres enzimas: lactato oxidasa, peroxidasa de
rábano picante y glucosa deshidrogenasa para procesar información bioquímica relacionada con
afecciones patofisiológicas originadas de diversas lesiones.
Se aplicaron tres marcadores bioquímicos: lactato, norepinefrina y glucosa como señales de
entrada para activar el sistema de enzima lógica. Las concentraciones fisiológicamente normales
de los marcadores se seleccionaron como valores lógicos 0 de las señales de entrada, mientras que
sus concentraciones anormalmente aumentadas, indicativas de diversas condiciones de lesión se
definieron como entrada lógica 1.

El procesamiento bioquímico de diferentes patrones de biomarcadores dio como resultado la


formación de norepi-quinona y NADH definidas como las señales de salida. Se utilizaron medios
ópticos y electroquímicos para seguir la formación de las señales de salida para ocho
combinaciones diferentes de tres señales de entrada. La información bioquímica procesada
enzimáticamente presentada en forma de tabla de verdad lógica permitió distinguir la diferencia
entre condiciones fisiológicas normales, condiciones fisiopatológicas correspondientes a lesión
cerebral traumática y shock hemorrágico, y situaciones anormales (no correspondientes a lesión).
El sistema desarrollado representa un sistema lógico de biocomputación aplicado para el análisis
de condiciones biomédicas relacionadas con diversas lesiones. Anticipamos que dichas puertas
lógicas bioquímicas facilitarán la toma de decisiones en relación con un sistema integrado de
retroalimentación terapéutica y, por lo tanto, revolucionarán la vigilancia y el tratamiento de
civiles y soldados heridos.

ELEMENTOS, MATERIALES Y EQUIPOS

Para la elaboración e implementación del circuito anteriormente hallado (remitirse al preinforme),


se hace uso de un Pc, para así poder simular el comportamiento físico del sistema, a través del
software Multisim, por lo que sería el equipo más importante. Ya después, se utilizan los
siguientes materiales digitales:
TTL
 Resistores Pull-up entrada 10KΩ (3)
 1 selector de 3 switches (1)
 Integrado NOR 74LS02 (4)
 Resistor Base transistor 12KΩ (1)
 Resistor Colector transistor 261Ω (1)
 Led_Rojo (3)
 Transistor BJT 2N3904 (1)
 Resistor de Salida Circuito C 120Ω (1)
 Resistor Salida Circuito D 243Ω (1)
 Resistor RA 8kΩ (1)
 Resistor RB 68kΩ (1)
 CI555 Integrado (1)
 Capacitor polarizado 0.01uF (2)
CMOS
 Resistores Pull-up entrada 20KΩ (3)
 1 selector de 3 switches (1)
 Integrado NOR 4001 (4)
 Resistor Base transistor 21KΩ (1)
 Resistor Colector transistor 261Ω (1)
 Led_Rojo (3)
 Transistor BJT 2N3904 (1)
 Resistor de Salida Circuito C 270Ω (1)
 Resistor Salida Circuito D 270Ω (1)
 Resistor RA 8kΩ (1)
 Resistor RB 68kΩ (1)
 CI555 Integrado (1)
 Capacitor polarizado 0.01uF (2)

DESARROLLO ANALITICO

Se realiza la práctica planteada en la guía referente al laboratorio N°1, por lo que se empieza a
hacer como primera instancia la implementación de la función lógica dada por medio de
compuertas NOR que satisficiera dicha problemática dada en la guía.
1. Se realiza el montaje simulado del circuito hallado de la función lógica implementada con
compuertas NOR. (Para ver la implementación con NOR, remitirse al preinforme inciso
a)).
2. Después, se diseñan un total de 3 circuitos que actúan como carga de la salida final del
circuito implementando con anterioridad y que permiten visualizar con un led su
comportamiento con base a los perfiles de tensión y corriente suministrados por la
compuerta lógica. (Para ver diseño y cálculos, remitirse al preinforme inciso b)).
3. Luego, se calculan algunos valores de tensiones de los circuitos mencionados
anteriormente en la tabla 3. (Para ver tabla 3, remitirse al preinforme inciso e)).
4. De igual manera, se calcularon valores eléctricos, pero de corriente para algunas
intensidades de los circuitos lógicos mencionados con anterioridad en la tabla 4. (Para ver
tabla 4, remitirse al preinforme inciso e)).
5. Por último, se implementa un generador ck a partir de un CI555, por lo que se nos pide
calcular la frecuencia a la que va la salida de este integrado (Para ver calculo, remitirse al
preinforme inciso f)). Luego se toman 3 pulsos a través de un osciloscopio de la siguiente
manera: se toman los pulsos mencionados en la salida del generador y luego se dibujan,
posteriormente se hace los mismo, pero para la salida de la compuerta alimentada por
esta salida, pero en este caso son pulsos invertidos, y para terminar se hace lo mismo,
pero para la salida siguiente. Todos estos pulsos se grafican y se hace un diagrama de
temporización de estos. (Para ver gráficas y dibujos de los pulsos del diagrama de
temporización, remitirse al preinforme inciso f)).

PROCEDIMIENTO

Teniendo el circuito terminado y montado de manera digital, se prosiguió a hacer la actividad


practica mencionada en la guía:

1. Se mide las resistencias de entradas y salidas ( R B , RC , RH y R L ¿ y las del integrado CI555


( R A y R B ) . (NOTA: todo el circuito fue montado), para ver el resultado, ver tabla 5 de la
actividad practica (MEDICIONES).
2. Se mide las tensiones en las entradas, en las salidas parciales y en la salida final, para cada
combinación lógica en la entrada para el circuito a). Para ver el resultado, ver tabla 6 de
la actividad practica (MEDICIONES)
3. Se mide las tensiones indicadas en la tabla 3 (para ver la tabla, remitirse al preinforme)
conectados secuencialmente a los circuitos b), c) y d). Para ver el resultado, ver tabla 7 de
la actividad practica (MEDICIONES)
4. Con los valores medidos para las resistencias y las tensiones de la tabla anterior (tabla 7),
se calcula lo que se indica en la tabla 4 del preinforme denominada tabla 8.

CIRCUITO I B (μA) I C (mA ) I OH (mA) I OL (mA ) V LED (V ) V D (V )


TTL CMOS TTL CMOS TTL CMOS TTL CMOS TTL CMOS TTL CMOS
CIRCUITO B EN ALTO 206 536 8.43 7.9 2.7 2.75 0.2 0.2

CIRCUITO C EN ALTO 10 10.2 2.2 2.25


CIRCUITO D EN 10.7 9.64 2.75 2.75
BAJO

TABLA 8.

CALCULOS
Ecuaciones para TTL

Circuito B en alto:

V x −V b 3.4 v −0.9 v
I B= = =206 µA
RB 12 kΩ

V D −V C 2.39 v−0.19 v
I C= = =8.43mA
RC 261Ω

V LED=V cc−V D=5 v−2.3 v =2.7 v


V CE(sat) =V C =0.2 v

Circuito C en alto
V X −V DD 3.4 v −2.2 v
I OH = = =10 mA
RH 120Ω
V LED=V D =2.2 v
Circuito D en bajo
V CC −V D −V x 5 v−2.2 v−0.2 v
I OL= = =10.7 mA
RL 243Ω
V LED=V CC−V D =5V −2.25 V =2.75 V

Ecuaciones para CMOS


Circuito B en alto:
V X −V B 5 V −0.7 V
I B= = =536 µA
RB 8 KΩ

V D −V C 2.25−5 V
I C= = =7.9 mA
RC 261 Ω

V LED=V CC−V D =5V −2.25 V =2.75 V

V CE (SAT ) =V C =0.2 V
Circuito C en alto

V X −V D 5 V −2.25 V
I OH = = =10.2 mA
RH 270 Ω
V ED=V D=2.25V
Circuito D en bajo

V CC −V D −V X 5 V −2.25 V −0.05 V
I OL= = =9.64 mA
RL 280 Ω
V LED=V CC−V D =5V −2.25 V =2.75 V

5. Se aplica la salida del generador ck a la entrada del circuito digital (Circuito b conectado a
la salida del circuito digital) seleccionada en el análisis teórico (remitirse al preinforme) .
Se mide simultáneamente con el osciloscopio digital, la señal del generador, la señal
invertida y por último la señal que invierte la señal anterior y de cada señal, se dibuja 3
pulsos cada uno debajo del otro. Para ver el resultado, ver inciso e) de la actividad
practica (MEDICIONES)

DIAGRAMA DE TEMPORIZACION
CMOS

Ilustración 1Diagrama de temporización 3 pulsos


Ilustración 2 Escalas eje horizontal (tiempo) y vertical (amplitud) del osciloscopio

TTL

Ilustración 3 Diagrama de temporización 3 pulsos


Ilustración 4 Diagrama de temporización TTl con el tiempo (ms) y la amplitud (V)

SEÑAL 1 – AMARILLA
TTL CMOS
AMPLITUD (V) 2 2
TIEMPO (μs) 230 250
VALORES VIH-VIL (V) VHI VIL
2-5 0 -0.8
PERIODO (μs) 990 900

SEÑAL 2 – AZUL
TTL CMOS
AMPLITUD (V) 2 2
TIEMPO (μs) 230 250
VALORES VOH-VOL VOH VOL
3.4-5 0-0.35
PERIODO (μs) 990 900

SEÑAL 3 – MORADA
TTL CMOS
AMPLITUD (V) 2 2
TIEMPO (μs) 230 250
VALORES VOH-VOL VOH VOL
3.4-5 0-0.35
PERIODO (μs) 990 900

Si el periodoes de 990 µ s entonces la frecuencia sera su reciproco

1 1
f= = =1.1 kHz
T 900 µs

ANALISIS DE RESULTADOS

1. Debido a que el circuito fue resuelto de manera simulada, sus valores no varían demasiado
con respecto a los teóricos. Esto se evidencia en el valor resistivo de los resistores pull-up,
resistores del generador ck, y resistores del circuito b), c) y d) por lo que no existe un
margen de error porcentual.
2. Lo dicho en el inciso 1, también se ve inmerso en los valores de las tensiones de salida y
entrada del circuito digital, al ser simulado el circuito, no existe un margen de error
porcentual.
3. Tantos los perfiles de tensión y corriente de cada familia, también no tuvieron variación
alguna, por tratarse de sistemas completamente simulados, por lo que su margen de error
prácticamente no existe.
4. De igual manera, en la etapa de visualización, no se presentó ningún problema común o
generalizado al montarlo de manera física, por lo que pudo resolver con éxito el problema
planteado en la guía.
5. De manera similar, las gráficas dadas por el osciloscopio, también se afectan por el hecho
de que fue totalmente simulado, por lo no existe alguna variante calculada que refleje un
error porcentual entre lo teórico y lo simulado.

CUESTIONARIO

a) Compare los resultados obtenidos en las salidas parciales y salida final con los niveles de
voltaje alto y bajo dados en los perfiles de tensión para las entradas y salidas de compuertas
lógicas TTL. Haga dicha comparación entre el circuito de la figura a) y el circuito de la
figura b).

RTA: Al ser simulado completamente los circuitos a) y b), no presentan variación alguna con
respecto a los voltajes en las salidas parciales y final con los niveles de voltaje alto y bajo en los
perfiles de tensión TTL. Por lo que se puede decir y concluir que estos valores reflejan un buen
funcionamiento de los circuitos y una correlación entre la teoría y la práctica.

b) Compare los resultados obtenidos en las salidas parciales y salida final con los niveles de
voltaje alto y bajo dados en los perfiles de tensión para las entradas y salidas de compuertas
lógicas CMOS. Haga dicha comparación entre el circuito de la figura a) y el circuito de la
figura b).

RTA: De igual manera que en el inciso anterior, al ser simulado completamente los circuitos a) y b),
no presentan variación alguna con respecto a los voltajes en las salidas parciales y final con los
niveles de voltaje alto y bajo en los perfiles de tensión CMOS. Por lo que se puede decir y concluir
que estos valores reflejan un buen funcionamiento de los circuitos y una correlación entre la
teoría y la práctica.

c) Compare los resultados de a) y b) y explique las diferencias que se presentan.

RTA: Basándose en las comparaciones de los anteriores incisos a) y b), se demuestra que no existe
una variación significativa entre lo teórico y lo simulado, por lo que solo deja a comparar los
valores de los perfiles de tensión de cada familia (TTL y CMOS) por lo que se podría concluir que
tanto en la familia TTL como en la familia CMOS son fieles a la teoría y representan una relación
teórico-practico fuerte.

d) Explique la razón por la cual el visualizador en la figura d) muestra el estado complementado


de la salida de la compuerta.

RTA: Al estar el diodo LED polarizado por la fuente de voltaje de 5 v que le entra al ánodo, necesita
que un voltaje bajo o menor a 5 v se de en el cátodo para que se polarice en directa y encienda el
LED. Por lo que en electrónica digital eso se traduce en un estado bajo de voltaje (depende de
cada familia el valor de V OL ) . En síntesis, el valor de Vx dado por el valor de V OL dependiendo
de qué familia y subfamilia se esté utilizando, entrega un valor que hace que el diodo se polarice
en directa y encienda, siendo que en la salida del circuito digital nos entrega un estado bajo, pero
en el visualizador (LED) nos muestra un estado alto.
CONCLUSIONES

 Se observa que se cumple los perfiles de tensión proporcionados por los fabricantes al ser
completamente simulado los circuitos digitales.
 Podemos comprobar también que en las distintas familias hay características que les
favorece o no, como mejores perfiles de salidas de tensión para las CMOS, o en TTL
mejores perfiles de corriente.
 Fue posible establecer los fundamentos prácticos del análisis de circuitos con compuertas
NOR a través de las mediciones realizadas para analizar el funcionamiento de la lógica
propuesta.
 Logramos observar que al conectar cargas los perfiles de tensión y corriente
proporcionados por el fabricante cambian, esta variación es necesaria tenerla en cuenta a
la hora del diseño pues estaríamos exigiéndole a la compuerta que opere con voltajes y
corrientes indeseados que pueden dañar el sistema o sus elementos.
 Comprobamos que el visualizador por transistor es el circuito más eficiente para usar
cargas, pues el transistor “refuerza” la corriente que la compuerta entrega, así evitamos el
efecto de carga en la salida de compuerta.
 Se visualizó correctamente la tabla de verdad para la función descrita, verificando el
funcionamiento como como una función booleana que pudo ser implementada mediante
compuertas universales.
 Por medio de la implementación del circuito integrado temporizador 555 podemos
visualizar pulsos los cuales cuando se invierten podemos comprobar que la compuerta
está funcionando correctamente.
 Frente a la evidencia hallada, se puede decir que el diseño, implementación y manejo del
circuito orientado a la solución de la problemática inicial de la guía, pudo realizarse con
éxito.
BIBLIOGRAFIA

1. J. F. Wakerly, “Circuitos digitales,” in diseño digital principios y prácticas, 3th ed. New
jersey,U.S.A
2. Thomas L. Floyd, “tecnologías de circuitos integrados,” in Fundamentos de sistemas
digitales, 9th ed.
3. Ronald J. Tocci, “Familias lógicas de circuitos integrados,” in Sistemas digitales Principios y
aplicaciones, 10th ed.
4. Kalayil ManianManesh, other.   (2009, August).   Enzyme logic gates for the digital analysis
of physiological level upon injury [Oniline]. Available:
https://www.sciencedirect.com/science/article/pii/S0956566309002802

También podría gustarte