Está en la página 1de 19

UNIVERSIDAD NACIONAL EXPERIMENTAL POLITECNICA

ANTONIO JOSE DE SUCRE


VICE RECTORADO BARQUISIMETO
DEPARTAMENTO DE INGENIERIA ELECTRONICA

LABORATORIO DE ELECTRONICA DIGITAL


PRACTICA N2. OBTENCION DE FUNCIONES LOGICAS
CIRCUITOS COMBINACIONALES

INTEGRANTES
QUERO, Jose
exp. 941-0160
LOPEZ, Alfredo
exp. 961-0158
RODRIGUEZ, Sandra
exp. 961-0258
PROFESOR: Edgar Guarecuco
OBJETIVOS:

Obtener una funcin lgica bsica a partir de otras compuertas


(universalidad de las compuertas NAND y NOR).
Disear circuitos combinacionales utilizando:
Un solo tipo de compuerta.
El menor numero de niveles de compuertas.
El menor numero de circuitos integrados.
Estudiar los efectos transitorios en las compuertas debido al
tiempo de propagacin (simulacin de un HAZARD).
Aplicar los diodos LED como monitores.
ASPECTOS TEORICOS:
1. Demuestre utilizando el lgebra de Boole, como obtener:
La funcin lgica OR utilizando compuertas NOT, AND, NAND y
NOR.
Con NOT y AND:
X=A+B

como X=X
X=A+B

aplicando el teorema de DeMorgan

X= A*B
Con NAND:
X=A+B
con NOR:
X=A+B

de lo anterior

de lo anterior

X=A*B

X= A+B

La funcin lgica NAND utilizando compuertas NOT y AND, NOR,


NOT y OR.
Con NOT y AND:

X=A*B
Con NOR:
X=A*B

por el teorema de DeMorgan


X= A + B

X= A + B

como

X= X

Con NOT y OR
X==A*B

utilizando el teorema de DeMorgan


X= A + B

La funcin lgica NOR utilizando compuertas NAND, NOR y AND,


NOT y OR.
Con NAND:
X=A+B

aplicando de DeMorgan

X=A*B

como X=X

X=A*B

Con NOT y AND


X=A+B

aplicando DeMorgan

X=A*B

Con NOT y OR:


X= A + B
La funcin lgica AND utilizando compuertas NAND, NOR, OR y
NOT.
Con NAND:
X=A*B

como

X=X

X=A*B

Con NOR:
X=A*B

X=A*B

aplicando teorema de DeMorgan

X= A + B
Con OR y NOT:
Igual que el descrito anteriormente.
La funcin lgica AND utilizando compuertas NOR.
X=A*B+A*B

como X=X

X= A*B+A*B

Utilizando el teorema de

DeMorgan

X=

+ A +B

A+B + A + B

X= A +B

La funcin lgica NOR-EX utilizando compuertas NAND.


X=A*B
DeMorgan

+ A*B

X=A*B + A+B
Luego

como A*B=A*B

por DeMorgan

y utilizando

X=(A*B)*(A+B)

X=(A*B)*(A+B)

por DeMorgan

X=(A*B)*(A*B)

2. Utilizando la grfica de la figura, que muestra las caractersticas


de un diodo LED, disee un circuito para manejar este diodo con
una intensidad luminosa entre el 20% y el 50% utilizando una
compuerta lgica TTL estndar en los siguientes casos:

a) El diodo debe encender cuando la salida este en 1 lgico


b) El diodo debe encender cuando la salida este en 0 lgico.

Para una intensidad relativa de 50% obtenemos una corriente


directa de 10mA (de la figura)
Para 1 lgico:

Tomando V1 logico=2,4 v =V1


R=Vr/ I = [V1-VLED]/ I = 1.4v/10mA=140

y VLED=1v

Para 0 lgico:

Tomando V0 logico=Vo=0,4v

VLED=1v

R=[5v-VLED-Vo]/ I = [5v-1v-0,4v]/ 10mA =360

3. Disee un circuito lgico de 4 entradas (A, B, C, D) y una salida


(F), que cumpla con la siguiente expresin:
Funcin expresada en miniterminos:
F(A,B,C,D)=m (4,5,6,8,9,10,11,12,13,14)
Resolviendo por Mapa de KARNAUGH
AB 00
CD
00 0

01

11

10

01

11

10

F(A,B,C,D)=B*D

a) Utilizando un solo tipo de compuerta.

Elemento
para
eliminar
HAZADS

B*C + A*B + (A*C)

Figura N: 1
b) Utilizando compuertas de dos (2) entradas y del mismo tipo.

Figura N: 2
c) Utilizando el menor un numero de circuitos integrados.

Figura N: 3

d) Eliminando los HAZARDS que puedan existir.

Figura N: 4
4. Disee un circuito lgico de 4 entradas (A,B,C,D) y una salida (F),
tal que F sea igual a 1 solo si existe un numero par de unos en la
entrada.
Resolviendo el Mapa de KARNAUGH
AB
CD
00
01
11
10

00

01

11

10

1
0
1
0

0
1
0
1

1
0
1
0

0
1
0
1

De este mapa se obtiene la siguiente funcin simplificada:


F(A,B,C,D)=ABCD + ABCD + ABCD + ABCD + ABCD + ABCD +
ABCD + ABCD
a) Utilizando un solo tipo de compuerta.

Figura N: 5
b) Utilizando compuertas de dos (2) entradas y del mismo tipo.
El mismo Circuito anterior
c) Utilizando el menor un numero de circuitos integrados.
El circuito diseado en el inciso a) tambin corresponde
a estos dos incisos (a y b), pues se ha utilizado compuertas de
dos entradas del mismo tipo, y adems s a logrado utilizar el
menor numero de circuitos integrados. El integrado utilizado e
del tipo TTL 74LS266 colector abierto, el cual cuenta con
cuatro compuertas NOR-EX, de las cuales hemos utilizado solo
tres de ellas.
d) Eliminando los HAZARDS que puedan existir.
El diseo para esta restriccin esta representando por la
misma funcin, pues no existe HAZARD, tanto para los
Miniterminos como para los Maxiterminos, es decir no existen
trminos redundantes.

ACTIVIDADES DEL LABORATORIO


1.- Monte los circuitos diseados en los apartados 3 y 4
utilizando la forma que considere ms conveniente (a, b, c d).
Verifique su funcionamiento.
Para el apartado numero 3 se utilizo el montaje b) con la
consideracin de que se obtuvieron los complementarios
de C y D de manera directa y no con compuertas NAND, lo
cual nos permiti utilizar dos TTL 7400, que es la

compuerta de las mas utilizadas, adems de aprovechar la


capacidad de universalidad de las mismas.
Tabla de la verdad:

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

F
0
0
0
0
1
1
1
0
1
1
1
1
1
1
1
0

Para el apartado numero 4 se utilizo el montaje a) dado a


que este cumple todas las condiciones de la preparacin
terica como lo son compuertas del mismo tipo, de dos
entradas, menor numero de compuertas y adems el
diseo es insensible al HAZARD dado a que no existe
ningn termino redundante
Tabla de la Verdad:

A
0
0
0
0
0

B
0
0
0
0
1

C
0
0
1
1
0

D
0
1
0
1
0

F
1
0
0
1
0

0
0
0
1
1
1
1
1
1
1
1

1
1
1
0
0
0
0
1
1
1
1

0
1
1
0
0
1
1
0
0
1
1

1
0
1
0
1
0
1
0
1
0
1

1
1
0
0
1
1
0
1
0
0
1

SIMULACION DE UN HAZARD.
1.
Suponga una funcin cualquiera (F) dada por la resolucin
dei mapa de tres (3) variables (Figura 2-2). La figura 2-3 muestra un
diagrama: de tiempo dei circuito correspondiente a F. donde se ha
supuesto un tiempo de propagacin de las compuertas igual a cero.
Monte el circuito de la figura 2-2. Usando el generador, de
seales obtenga una seal de pulsos de amplitud 4voitics y de una
frecuencia de 1 KHz. Esta ser su seal de entrada "A". Coloque las
entradas "B" y "C" en uno lgico y verifique con el osciloscopio la
seal
C

AB
0
1

00

01

11

10

0
0
1
0
1
1
1
0
Mapa del Circuito mostrado

Figura N: 2-2
Seal de entrada:

Figura N: 2-3
Realice una grfica de la salida:

Vo

T(S)

2.
Modifique el circuito de 12 figura 2-2 eliminando el
'HAZARD" y
realice nuevamente lo indicado en el punto 1

AB

00

01

11

10

C
0
1

0
0
1
0
1
1
1
0
Mapa del Circuito mostrado

Realice una grfica de la salida:


Vo

T(S)
PREGUNTAS
1.- Haga una comparacin de las cuatros formas en que Ud. Dise
los circuitos de la preparacin y diga cual fue el circuito que Ud.
Mont en el laboratorio.
Para el circuito del inciso 3.
Para el diseo de este circuito utilizando un solo tipo de compuerta
(compuertas universales NAND) se necesit dos integrados de
NAND de dos entradas y de cuatro compuertas por integrados
para las condiciones a, b y c ya que con este diseo cumplen con
las condiciones especificada en a, b y c tales como utilizando el
menor nmero de integrados, un solo tipo de compuerta y
utilizando compuertas de dos entradas las cuales nos permiti un

ahorro considerable de circuitos integrados y haciendo as ms


econmico el diseo.
Para tratar de eliminar el HAZARD se tuvo que aumentar el nmero
de compuertas y as el nmero de integrados. La cual nos requiri
un aumento considerable en los costos del diseo del circuito.
Para el diseo del inciso 4.
En este caso el circuito
del diseo cumpli con las cuatros
condiciones ya que en caso no se hizo reduccin alguna, por la que
el circuito se hizo con cuatro compuertas EX-OR.
2. - Si el circuito diseado en el aparte 4 de la preparacin fuese
usado para manejar elementos biestables (FLIP-FLOPS, LATCHES).
Cul de las cuatro restricciones usara?
En primera instancia se dira que utilizara la restriccin de eliminar
los Hazard
Existentes, ya que el HAZARD puede producir disparo no deseado
en el flip-flop por lo que puede producir error en la salida de este.
Sin embargo, nos elegira la de menor nmero de integrados que
es la que reduce el costo ya que el circuito del diseo de la
preparacin terica adems de ser ms econmico esta libre de
HAZARDS.
3. - Explique brevemente como disear un circuito libre de
HAZARDS.
Para eliminar el HAZARDS hay que aadir a la funcin un termino
redundante que no involucre la(s) variable(s). Una forma de ver cual
de las variables produce el HAZARD es haciendo el mapa de
Karnaugh luego de hecho ver cual de la(s) variable(s) la produce y
tomar un implicante primo no esencial que elimine la variable en
cuestin.

CONCLUSIONES

Todas las expresiones booleanas constan de diversas


combinaciones de las operaciones bsicas AND, OR e INVERSORES.
Sin embargo es posible poner en practica cualquier expresin lgica
mediante el uso exclusivo de compuertas NAND o NOR, sin ningn
otro tipo de compuerta, de esto es la universalidad de las
compuertas NAND Y NOR.
Para verificar las respuestas del circuito, se utiliza diodos LED
como elemento de indicacin visual, de manera que indique los dos
posibles estados de la salida, encendido en alto o bajo.
Se observo como puede afectar el correcto funcionamiento de
un circuito cuando son considerados ideales los tiempos de
propagacin de las compuertas utilizadas, en el caso donde la
minimizacin de la funcin caracterstica presente ausencia del
termino de consenso, ocasionando valores errneos en la aplicacin
de la funcin lgica.

Recomendaciones

Al estudiante:
Es de vital importancia para el normal desenvolvimiento de
las actividades de laboratorio que se verifique la existencia de todos
los componentes ya sea en el almacn de la institucin o en el
comercio (tomando en cuenta costos razonables) antes de dar por
terminado el proceso de diseo. As se evitaran rediseos durante el
desarrollo de las actividades del laboratorio.
Al profesor:
Aclarar futuros desarrollos del caso el concepto de paridad de
unos para la funcin del circuito lgico del aparte 4 de la
preparacin.

ANEXOS

Detector de Paridad
Seal:

Diagrama de Bloques

Diagrama Circuital