Está en la página 1de 5

UTN-FRA Catedra Técnicas Digitales I TP5 – Familias Lógicas

TP 5 - FAMILIAS LÓGICAS

1) Calcular compatibilidad de corriente y niveles de tensión entre la salida de las familias lógicas propuestas y la
entrada de una compuerta de la serie 74S. Para cada caso calcular Fan Out y Margen de inmunidad al ruido.
a) Una compuerta de la serie 74N
b) Una compuerta de la serie 74S
c) Una compuerta de la serie 74LS
d) Una compuerta de la serie 74H
e) Una compuerta de la serie 4000B alimentada con 5V
f) Una compuerta buffer 4050B alimentada con 5V

Nota: en caso de no encontrar los valores en la tabla, se debera consultar la hoja de datos del fabricante y
colocarlo como referencia.

2) Una familia lógica llamada "A" que se alimenta con +5V, posee las siguientes características

VOHmín = 2.1V VOLmáx = 0.8V


VIHmín = 1.7V VILmáx = 1.0V
IOHmáx = -1 mA IOLmáx = 10 mA
IIHmáx = 400uA IILmáx = -2 mA
Pd = 60mW Factor de mérito = 120
pJ

a) Calcular su fan-out, sus márgenes de inmunidad contra el ruido, y su tiempo de propagación


b) Determinar, justificando, si existe compatibilidad entre una salida de una compuerta "A" y la entrada de
una TTL normal (ej: 74LSxx)
c) Determinar, justificando, si existe compatibilidad entre la salida de una compuerta TTL de la serie normal
y una entrada de una compuerta "A"
En los casos encontrados compatibles en los puntos b) y c), calcular el fan-out y el margen de inmunidad
contra el ruido.

3) Determine la carga que maneja la salida X en el siguiente circuito suponiendo que cada compuerta es un
dispositivo de la serie 74LS con IIH = 20uA e IIL = 0,4mA.

4) En base al siguiente circuito combinacional:


a) Definir los circuitos integrados reales a utilizar tanto para la familia TTL 74LS como para la familia CMOS
CD4000.
b) Calcular para cada familia el consumo estático y dinmámico. Suponer los siguientes parámetros:
i) Tensión de alimentación: 5v
ii) Frecuencia de funcionamiento: 500KHz
iii) Capacidad parásita del circuito impreso: 50pf
c) Calcular el tiempo de demora total.
d) Calcular máxima frecuencia de operación.

2018 1
UTN-FRA Catedra Técnicas Digitales I TP5 – Familias Lógicas

5) Se desea adaptar 2 interfases de 4 bits como muestra el siguiente gráfico. La interfase A es de tipo TTL de
serie 74N y la interfase B es MC14000, trabajando a 12V.
Hallar la forma de compatibilizar ambas interfaces para realizar la conexión deseada y explicar su funcionamiento.
Nota: Se recomienda utilizar el buffer MM74C906.

O0 I0
O1 I1
O2 I2
A O3 I3 B
(5V) (12V)
I0 O0
I1 O1
I2 O2
I3 O3

6) Los siguientes circuitos ( A y B ) utilizan el retardo que produce el inversor para dar a su salida un pulso de
duración igual a dicho retardo, cuando se presenta a la entrada un determinado frente. Dar las formas de
onda, suponiendo entrada cuadrada e indicar a que tipo de frente (ascendente o descendente) reconocen.
Suponer que el período de la onda cuadrada es mucho mayor que el retardo del inversor.
2
1

Cto. A 3 U3A
U2B

4 3

1
Cto. B
3
U4A
5 U2C
6 2

2018 2
UTN-FRA Catedra Técnicas Digitales I TP5 – Familias Lógicas

7) Dado el circuito de la figura que utiliza compuertas TTL de la serie LS, calcular el
valor máximo y mínimo de la resistencia de carga R sabiendo que las
compuertas de colector abierto tienen una corriente de fuga Icex de 200 uA.

+VCC

R
1 3
U5A
2 12

6 11
4 13 U5D
U5B
5
1
8 3
9 U5C U6A
10
2

8) Diseñe el Circuito de un Selector de Entradas de audio para un equipo amplificador doméstico Estereo
(canal derecho e izquierdo). Debe tener en cuenta que a dicho circuito de selección le llegan las señales de
audio analógicas provenientes de:
 Reproductor de CD ( A )
 Radio ( B )
 Reproductor de casetes ( C )
 TV o Video casetera ( solo el sonido ) ( D )

Debe utilizar la compuerta de transmisión CD4066 o similar para el manejo de la parte de audio (en esta etapa
no se incluye ni volumen ni controles tonales y se supone que el nivel de entrada de audio es el apto para
trabajar con los CI ) y realizar la lógica necesaria para el manejo de dichas llaves electrónicas .
El diagrama en bloques de un canal ( derecho ) canal a diseñar es el siguiente

Salida Canal Derecho al


CD
preamplificador y
Circuito selector controles tonales
Radio
de entradas

Casete

TV

Selección (2 bits)

2018 3
UTN-FRA Catedra Técnicas Digitales I TP5 – Familias Lógicas

9)

El circuito ilustrado esta integrado por componentes de 3


tecnologías de circuitos lógicos denbominadas A, B y C
cuyas características electricas yu temporales se indican en
la tabla.
A Indique si el circuito funciona correctamente desde el
punto de vista eléctrico. De no hacerlo reemplazar el/los
componentes de la tecnología inadecuada por la que
corresponda (Se admite reemplazo de una unica tecnología
por otra.
B Calcule a que frecuencia máxima puede funcionar el
circuito (sea original o modificado de acuerdo a lo
respondido en B.

EJERCICIOS SUGERIDOS

1) ¿Qué clase de transistores se utilizan en la tecnología CMOS? Dar la descripción de su funcionamiento y


algunas aplicaciones.

2) Utilizando la hoja de datos determinar los márgenes de ruido del integrado 74LS00 en los estados Alto y Bajo
en el peor de los casos.

3) Dado el convertidor de Aiken a BCD Natural diseñado en ejercicio 4 de los problemas sugeridos del
TP 4, se pide:
a) Implementarlo tratando de minimizar el número de circuitos integrados necesarios con
compuertas de la serie CMOS de la serie MC de National :
b) Estimar el tiempo de propagación del circuito resultante .
4) Dada la siguiente función, hallar el correspondiente circuito
combinacional formado por compuertas NOR de la familia
CD4000.
a) Calcular su consumo suponiendo Vdd=5V, Frecuencia máxima 100KHz y capacidades parásitas del
circuito impreso en 50pf.
b) Comparar su consumo con el mismo circuito hecho con componentes TTL (serie 74XX)
c) Calcular el tiempo de demora total en ambos casos.
a. Calcular frecuencia máxima de operación del circuito.

𝑍 = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐷 + 𝐶 + 𝐴 + ̅̅̅̅̅̅̅̅
𝐶+𝐵
5) Encontrar un componente comercial TTL que pueda suministrar 40mA en el estado Alto. ¿Cuál seria su
aplicación?
6) Determinar el Fan-Out del CD74FCT257 en el estado Bajo y Alto cuando controla entradas del tipo 74LS00.

2018 4
UTN-FRA Catedra Técnicas Digitales I TP5 – Familias Lógicas

7) Una familia lógica tiene una estructura interna idealizada en la figura +VC
a. Indicar, justificando la respuesta, si pueden unirse C
en paralelo dos salidas de compuertas de este tipo
b. En. caso afirmativo, hallar la función lógica que AND, OR,
etc.
cumple la conexión. OUT
c. Indicar que utilidad tendría la conexión en paralelo
de varias compuertas AND con este tipo de salida. R
d. Indicar que utilidad tendría la conexión en paralelo
de varias compuertas OR con este tipo de salida.

2018 5