Practica 1

Investigar y deseñar flod flip flop tipo D y tipo JK, tipo T

Flip flop tipo D

El flip-flop tipo D es un flip-flop Set-Reset modificado con la adición de un inversor para evitar
que las entradas S y R estén en el mismo nivel lógico.
Una de las principales desventajas del circuito Biestable de compuerta SR NAND básica es que
la condición de entrada indeterminada de SET = "0" y RESET = "0" está prohibida.
Este estado forzará a ambas salidas a estar en el "1" lógico, anulando la acción de retención de
la retroalimentación y cualquier entrada que llegue al nivel lógico "1" primero perderá el control,
mientras que la otra entrada aún en el "0" lógico controla el estado resultante del pestillo.
Pero para evitar que esto suceda, se puede conectar un inversor entre las entradas "SET" y
"RESET" para producir otro tipo de circuito de flip flop conocido como Data Latch , Delay flip
flop , D-type Bistable , D-type Flip Flop o simplemente un D Flip Flop como se le llama más
generalmente.
El D Flip Flop es, con mucho, el más importante de los flip-flops cronometrados, ya que
garantiza que las entradas S y R nunca sean iguales a una al mismo tiempo. Los flip flop tipo D
se construyen a partir de un flip-flop SR cerrado con un inversor agregado entre las entradas S
y R para permitir una sola entrada D (datos).

Figure 1 Fli flop D HyperPhysics

Flip flop tipo JK

El "flip-flop" J-K, es el más versátil de los flip-flops básicos. Tiene el carácter de seguimiento de
entrada del flip-flop D sincronizado, pero tiene dos entradas, denominadas tradicionalmente J y
K. Si J y K son diferentes, la salida Q toma el valor de J durante la subida del siguiente pulso de
sincronismo.
Si J y K son ambos low (bajo), entonces no se produce cambio alguno. Si J y K son ambos high
(alto), entonces en la siguiente subida de clock la salida cambiará de estado. Puede realizar las
funciones del flip-flop set/reset y tiene la ventaja de que no hay estados ambiguos.

Figure 2 Flip flop jk

Flip flop tipo T

El comportamiento de un flip-flop tipo T es equivalente al de un flip-flop tipo J-K con sus entradas J y K
unidas. De este Modo, si la entrada T presenta un nivel bajo ‘0’ el dispositivo está en su modo de
memoria, y si a la entrada T se encuentra a nivel alto ‘1’ el dispositivo cambia de estado, es decir la
salida bascula.

Figure 3 Flip flop tipo T

Reporte

Flip flop tipo D

Flip flop tipo T

Flip flop tipo JK