Está en la página 1de 15

Ao de la Inversin para el Desarrollo Rural y la Seguridad Alimentaria

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS


FACULTAD DE INGENIERA DE SISTEMAS E INFORMTICA

SISTEMAS DIGITALES

LABORATORIO N 2: ASTABLES Y MONOSTABLES


PROF.: ING. UTRILLA SALAZAR DARO MOSQUEDA DVILA, WINY YARIBEL

CICLO V

2013

[Escribir el ttulo del documento]

I.

INTRODUCCIN
En el presente laboratorio, se desarrollara el anlisis funcional de los circuitos generadores de pulsos astables y monostables; los cuales representan los circuitos generadores de pulsos para el funcionamiento de los circuitos con Flip flops entre ellos: los Registros, Contadores, Maquinas de estados, memorias y todo circuito secuencial.

II.

OBJETIVOS
1. OBJETIVOS GENERALES Analizar e Implementar los diversos circuitos astables y monostables, utilizando dispositivos integrados TTL y CMOS. La visualizacin del funcionamiento de cada una de los circuitos generadores son implementados utilizando diodos leds en las salidas. Implementar circuitos bsicos con IC TTL y CMOS. Adquirir destreza para el montaje y cableado de circuitos digitales en el prothoboard.y/o en circuito impreso. Que el estudiante aprenda utilizar los principios bsicos para el anlisis de circuitos digitales secuenciales mediante simuladores y que tenga la capacidad de realizar la deteccin de fallos, corregirlos y comprobar su buen funcionamiento. 2. OBJETIVOS ESPECIFICOS Para cada circuito generador de pulsos implementar con circuitos integrados IC555 o IC556 (Doble IC555). Buscar las referencias correspondientes en los manuales adecuados. Se implementar como entradas lgicas pulsadores y como salidas lgicas LEDs. Implementar cada circuito en prothoboard, analizar su funcionamiento y luego comprobar el funcionamiento de cada uno de ellos.

III.

RESUMEN
Como primer paso para el desarrollo del presente laboratorio se debe consultar los manuales correspondientes para cada objetivo. Luego se debe analizar los circuitos multivibradores (astable y /o monostable) en forma terica y luego simularlos con algn software especializado y depurar los errores. Por ltimo se implementa el circuito con los circuitos integrados realizando conjuntamente pruebas individuales de su funcionamiento y al terminar dicho proceso se procede a hacer las pruebas y desarrollar las tablas de estados o construir los diagramas de tiempo.

IV.

MARCO TERICO
La teora desarrollada en clases

V.

CUESTIONARIO.
1. Describir el concepto de circuito multivibrador astable, analice su funcionamiento y mencione los parmetros caractersticos de los pulsos y analizar los circuitos utilizados multivibradores astables. MULTIVIBRADOR ASTABLE El multivibrador astable, tambin conocido como multivibrador de carrera libre o circuito de reloj, no tiene estados estables, pero posee dos estados casi estables, entre los que conmuta su salida sin necesidad de seal de entrada. Debido a la ausencia de seal de entrada, es la propia composicin del circuito la que determina el periodo de la seal de salida. La salida resultante convierte al dispositivo en un oscilador, llamado oscilador de relajacin para diferenciarlo de otros osciladores. Las seales de entrada y salida que caben esperarse del astable son las siguientes:

Pgina 2

[Escribir el ttulo del documento]

Como puede verse en la imagen, la salida alterna entre los dos estados casi estables, sin que dicha alternancia guarde ninguna relacin con la seal de entrada (en este caso inexistente). GENERADOR DE ONDA CUADRADA O RECTANGULAR Definiciones: Tiempo de encendido: tON Tiempo de apagado: tOFF Ciclo de trabajo(duty cycle): D

ASTABLE CON CI 555:

Configuracin

A partir del grfico anterior, demostrar que:

Pgina 3

[Escribir el ttulo del documento]

ASTABLE CON TRANSISTOR

Demostrar que:

GENERADOR DE ONDA CUADRADA O RECTANGULAR Conversor de frecuencia voltaje (VCO)

Pgina 4

[Escribir el ttulo del documento]

ASTABLE CON AMP-OP :

2. Describir el concepto de circuito multivibrador monostable, analice su funcionamiento y describa los tipos de monostables y sus caractersticas, asi como los circuitos monostables. MULTIVIBRADOR MONOESTABLE El multivibrador monoestable posee un estado estable, en el que puede permanecer indefinidamente, y otro casi estable, al cual puede ser conducido, pudiendo permanecer en l un tiempo determinado, T. Este hecho hace que pueda ser utilizado como generador de pulsos de una deteminada duracin.

El tm es independiente del ancho del pulso. Si durante el tm hay otro disparo este se suma si el monoestable es redisparable.

Pgina 5

[Escribir el ttulo del documento]

MONOESTABLE CON CI 555 :

MONOESTABLE CON TRANSISTOR Al aplicar la tensin de alimentacin (Vcc), los dos transistores iniciarn la conduccin, ya que sus bases reciben un potencial positivo a travs de las resistencias R-2 y R3, pero como los transistores no sern exactamente idnticos, por el propio proceso de fabricacin y el grado de impurezas del material semiconductor, uno conducir antes o ms rpido que el otro. Supongamos que es TR-2 el que conduce primero. El voltaje en su colector estar prximo a 0 voltios (salida Y a nivel bajo), por lo que la tensin aplicada a la base de TR-1 a travs del divisor formado por R-3, R-5 , ser insuficiente para que conduzca TR-1. En estas condiciones TR-1 permanecera bloqueado indefinidamente. Pero si ahora aplicamos un impulso de disparo de nivel alto por la entrada T, el transistor TR-1 conducir y su tensin de colector se har prxima a 0 V, con lo que C-1, que estaba cargado a travs de R-1 y la unin base-emisor de TR-2, se descargar a travs de TR-1 y R2 aplicando un potencial negativo a la base de TR-2 que lo llevar al corte (salida Y a nivel alto) . En esta condicin la tensin aplicada a la base de TR-1 es suficiente para mantenerlo en conduccin aunque haya desaparecido el impulso de disparo en T. Seguidamente se inicia la carga de C-1 a travs de R-2 y TR-1 hasta que la tensin en el punto de unin de C-1 y R-2 (base de TR-2) sea suficiente para que TR-2 vuelva a conducir

Pgina 6

[Escribir el ttulo del documento]

y TR-1 quede bloqueado. La duracin del periodo cuasi estable viene definido por los valores de C-1 y R-2. TIPOS DE MONOESTABLES La parte digital les aade distintas prestaciones, produciendo diversos tipos de monoestables: Restaurable o resetable: Una entrada de reset permite interrumpir el pulso en cualquier momento, dejando el dispositivo preparado para un nuevo disparo. Redisparable (retriggerable): Permite reiniciar el pulso con un nuevo disparo antes de completar la temporizacin. Digamos que se tiene un temporizador de 4 ms, pero a los 2 ms de iniciado el pulso se realiza un nuevo disparo; la duracin que se obtiene es de 2 + 4 = 6 ms. Los monoestables no redisparables slo permiten el disparo cuando no existe ninguna temporizacin en curso. Es decir, en el ejemplo anterior ignorara el segundo disparo y se obtendra un pulso de 4 ms solamente. Monoestable-Multivibrador: Son monoestables dobles (Dos, normalmente independientes) en la misma cpsula que permiten su conexin de forma que el fin del pulso generado por uno de ellos dispara al otro. Permiten el control preciso e independiente de los tiempos alto y bajo de la seal de salida. Para temporizaciones largas, se aaden contadores a un multivibrador que prolongan la duracin del pulso. Por ejemplo, el ICM7242. El uso de monoestables en circuitos digitales est fuertemente desaconsejado, ya que aaden imprecisiones debidas a los componentes analgicos, mayor sensibilidad al ruido y a fuertes golpes , y aumentan el consumo en niveles altsimos y el tamao es demasiado grande. En su lugar se utilizarn contadores digitales que generen las temporizaciones a partir de un reloj de referencia. 3. De los manuales tcnicos obtener las caractersticas de los IC 555, 556, 7555, 74121, 74122, 74123, 74221, CD 4047B; que realizan la funcin de multivibradores, analice su tabla de verdad y funcionamiento.

555
CI uso en circuitos temporizados, osciladores, moduladores, generador de impulsos de frecuencia, etc .. compatible con TTL y CMOS familias lgicas. 8-Pin DIP recinto

Caractersticas elctricas (CA555)

VCC Io mx Pc max VOH (tpico) VOL (tpico)

Rango de voltaje de suministro Corriente de salida mxima de 3 en el estado ON Disipacin de potencia mxima Voltaje alto estado de la salida Tensin de salida en estado bajo

tr y tf (tpico)

Tiempo de subida y caer

4,5 a 18 V 200mA 600mW (Tamb. = 55 C) 13,3 V (VCC = 15V, Io = 0,1) 0,1 V (VCC = 15V, Io = 10 mA) 0,4 V (VCC = 15V, Io = 50 mA) 2,0 V (VCC = 15V, Io = 100 mA) 100ns

Pgina 7

[Escribir el ttulo del documento]

Fijacin Pin 1 (tierra) - Poder Negativo. Pin 2 (Trigger) - Una cada de tensin en este pin vale 1/3 VCC provoca el cambio de estado de la IC que pasa la salida (pin 3) a cero voltios VCC. Una vez activado, colocando el pin 4 (reset) o de tierra nivel de voltaje sobre el pin 6 2/3 VCC del IC se produce el disparo, el cambio de pin 3 de nuevo en cero voltios. pin 3 ( Salida) - con IC en el estado desarmado a cero voltios, de VCC cuando el tiro. Pin 4 (Reset) - Utilice VCC normal. Cuando se conecta a tierra causas de disparo de la IC, a partir de la salida de VCC a tierra. pasador 5 (voltaje de referencia) - est conectado internamente al divisor de tensin en el punto de nivel 2/3 VCC. Cuando externamente polarizado provoca una variacin en el punto de disparo, el cambio del perodo de circuito de apagado.Por lo general, se utiliza para modular circuito de frecuencia cuando se opera como oscilador. Pino 6 (Umbral) - Punto de recogida de muestreo de la sincronizacin de salida de bucle de tensin. Se utiliza para provocar la salida de disparo pulsando el pin R del biestable cuando su tensin supera 2/3 VCC. Pin 7 (Descarga) - Conectado internamente al colector del transisor T, entra en saturacin cuando el IC se reinicia es capaz de descargar la tensin del condensador, que es el circuito de red de temporizacin. pasador 8 (VCC) - 4.5 18V de alimentacin.

Funcionamiento bsico Este circuito integrado consiste en una red de divisin de tensin, dos comparadores, un flip-flop RS transistor de descarga, un tampn y una corriente de salida del inversor. Vase la siguiente figura tenemos el diagrama de bloques.

El estudio de los circuitos internos se ve en la figura anterior, podemos entender el funcionamiento de este circuito, ahora vemos cmo puede ser polarizado para ser un circuito armado y desarmado del pulso.

En la figura de arriba tenemos un sesgo positivo en los pines 2 y 4. Un nivel por encima de 1/3 de la pin VCC 2 del comparador CP2 provoca su salida a ser negativo, en el otro lado una falta de tensin en la patilla 6 hace que el comparador CP1 estancias con su salida negativa o demasiado bajo, este condicin se observa para el flip-flop RS como

Pgina 8

[Escribir el ttulo del documento]

estado indeterminado, haciendo que contine en el estado en que se encontraba, es decir, desactivada. La salida Q est presente en el nivel de 0 V o "0" y el transistor de descarga a travs del inversor a la saturacin. La aplicacin de un pulso de voltaje negativo inferior a 1/3 de la entrada de VCC hace que el segundo comparador CP2 tiene su produccin pas de cero voltios a nivel VCC ("1"), a continuacin, activar el S RS flip flop, esta condicin y establece los conjuntos de flip-flop de la salida Q a nivel VCC haciendo que el transistor para cortar a travs del inversor. Este estado permanece as indefinidamente a menos que exista intervencin en el circuito. Teniendo en cuenta la condicin del estado activado IC antes de la aplicacin de un pulso negativo en el pin 4 del circuito integrado, causa que el restablecimiento de FF que conduce a la clavija 3 de salida en cero voltios, ver tabla de abajo.

556
Este CI se compone de dos 555 en el mismo DIP14 recinto.

Su diagrama de cableado interno con su pinout.

Pgina 9

[Escribir el ttulo del documento]

7555
El circuito integrado ICM7555 y ICM7556 son temporizadores CMOS RC proporcionan un rendimiento mejor que los famosos SE/NE555/6 estndar.Las mejoras incluyen el suministro de poca intensidad, variedad en el rango de operacin de suministro de voltaje de bajo umbral, disparo y reset, sin crowbarring del suministro de corriente durante las transiciones de salida, mayor frecuencia el rendimiento y la exigencia de no disociar el CONTROL VOLTAJE para una operacin estable. En concreto, el ICM7555 son estables Los controladores pueden producir retrasos de tiempo exactos. En la modalidad de un disparo, el ancho de pulso de cada circuito es controlado con precisin por una resistencia externa y condensador. Para trabajar en el modo astable como oscilador, la libre circulacin de frecuencia de funcionamiento y el ciclo de trabajo son a la vez controlados con precisin por dos resistencias externas y un condensador. A diferencia de el bipolar normal 555 / 6 dispositivos, la tensin de control no tiene por qu ser puesta con un condensador, en el esquema se puede ver el conexionado de las patillas.

Esquema

Caractersticas: Baja Corriente ICM7556. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120A Extremadamente baja de entrada Corrientes. . . . . . . . . . . . . . . . . 20PA Operacin de alta velocidad. . . . . . . . . . . . . . . . . . . . . . . De 1MHz Rango de voltaje de suministro garantizado. . . . . . . . . 2V a 18V Estabilidad de temperatura. . . . . . . . . . . . 0,005% / C a 25oC Funcin de restablecimiento normal No Crowbarring de VentaDurante la transicin de salida se puede utilizar con elementos superiores Calendario de impedancia de 555 Regular / 6 durante ms tiempo RC constantes de tiempo. Tiempo de microsegundos a travs de horas. Funciona en ambos astable y monoestable.Modos ajustable

Pgina 10

[Escribir el ttulo del documento]

4. Cul es la diferencia principal entre un match y el Flip Flor. La diferencia bsica entre latches y flip-flops es la manera en que cambian de un estado a otro. 5. Analice el funcionamiento del Flip Flop Maestro-Esclavo; investigar sus ventajas.

FLIP-FLOPS MAESTRO-ESCLAVO

Pgina 11

[Escribir el ttulo del documento]

Otra clase de flip-flops son los maestro-esclavo disparados por nivel, que han sido reemplazados progresivamente por los dispositivos disparados por flanco. Consiste en dos latches R-S con una entrada de habilitacin (reloj), uninversor y algn circuito adicional. Al latch de la izquierda lo llamaremos "maestro", y al de la derecha lo llamaremos "esclavo". La diferencia es que el "maestro" est sincronizado con una seal de reloj, y el "esclavo" lo est por una seal de reloj invertida y se controla mediante las salidas del "maestro" en lugar de por las entradas externas. El "maestro" podr cambiar de estado durante los flancos de subida, y este estado se transfiere al "esclavo" durante el siguiente flanco de bajada. El estado del "esclavo" depende nicamente del estado del "maestro" en el momento que se produce el flanco de bajada, y aparece en sus salidas Q y Q'. Biestable R-S maestro-esclavo

La tabla de verdad es la misma que la estudiada para biestables R-S.

Podemos ver un ejemplo de funcionamiento en el siguiente cronograma:

Biestable J-K maestro-esclavo

Pgina 12

[Escribir el ttulo del documento]

La tabla de verdad es la misma que la estudiada para biestables J-K.

Ventajas: La razn fundamental es que funcionan de forma idntica y los disparados por flanco necesitan menos puertas lgicas. 6. Describir las caractersticas de disparo de Flip Flops por pulso y por flanco. La seal de reloj puede activarse de dos formas: por nivel o por flanco. Biestables activados por nivel (de tensin): Un biestable activado por nivel podr cambiar de estado cuando la seal de reloj est a un determinado nivel de tensin: "1" (nivel alto) o "0" (nivel bajo).

Biestables activados por flanco: Un biestable activado por flanco ignora el pulso de reloj mientras est en un nivel constante y se dispara slo durante una transicin de la seal de reloj, de "0" a "1" (flanco de subida) o de "1" a "0" (flanco de bajada).

7. Utilizando Flip Flop J-K, desarrollar los circuitos para convertir a :

a) Flip Flop R-S.

Pgina 13

[Escribir el ttulo del documento]

b) Flip Flop D.

c) Flip Flop T.

Pgina 14

[Escribir el ttulo del documento]

Pgina 15