Facultad de Ingeniería

Escuela de Ingeniería Electrónica

3ra Evaluación
SEMESTRE 2021-II

Curso : ARQUITECTURA DE COMPUTADORAS

Grupo : 01
Profesor : Msc. Ing. Raúl Hinojosa Sánchez
Día : Lunes 14 de diciembre de 2020
Hora : 09:40 a 11.20

PROBLEMA 1. (5 ptos)

Arreglar el siguiente código en VHDL y graficar sus ondas empleando un reloj de 10Mhz

Emtity (apellido) is:

port (ck, reset: in bit;
q: bufer integre range 0 to 16);
end (apellido);

architeture diseño of (apellido) is;

begin
process (ck, reset):
begin;
if (reset='1') them q<=0;
else
if (ck' event and ck=”1”) then q=>q+1;
end if:
end if:
end process:
end diseño;

PROBLEMA 2. (5 ptos)

Para el siguiente registro de corrimiento, Halle el programa en VHDL a fin de demostrar su

funcionamiento en las salidas Q3,Q2,Q1,Q0. Si el reloj está programado a 1MHz.
PROBLEMA 3. (5 ptos)

Para el siguiente detector de secuencia tipo Mealy, determinar su funcionamiento mediante

Mealy empleando VHDL

PROBLEMA 4. (5 ptos)

Para el siguiente circuito:

a. Generar su código en VHDL.

b. Hallar su tabla de verdad, en base a los diagramas de tiempo, y compararlo con los diagramas
de tiempo que se van a generar en VHDL
(NO SIMPLIFICAR EL CIRCUITO)

INDICACIONES:
1. CADA PROBLEMA SIMULADO EN EL QUARTUS DEBE DE CONTENER SU APELLIDO
COMO NOMBRE DEL PROYECTO.
2. CREAR UN SOLO UNA CARPETA CON SU NOMBRE Y APELLIDOS Y ANEXAR LAS
SOLUCIONES

ENVIAR SU ARCHIVO EN UNA SOLA CARPETA AL CORREO:

cursos2020urp@hotmail.com
ASUNTO: 3ra Evaluación