FC-FISC-1-8-2016)

UNIVERSIDAD TECNOLÓGICA DE PANAMÁ

FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 2

Facilitador(a): Itzel Saavedra Asignatura: Arquitectura de Computadoras 1

Estudiante: _____________________________ Fecha: 26/10/2020 Grupo: 4IL131

A. TÍTULO DE LA EXPERIENCIA:
TALLER 2

B. TEMAS:
Cap 2,9,12,16 del Libro Arquitectura de Computadoras de Wilian Stanling
Unidad de Control

C. OBJETIVO(S):
Aplicar los conceptos del ciclo de instrucción.
• Calcular la capacidad de memoria y os tamaños de los registros internos del PC

D. METODOLOGÍA:
Constructivista
Estrategia resolución de Problemas aplicados
Aprendizaje Significativo

E. PROCEDIMIENTO O ENUNCIADO DE LA EXPERIENCIA:

Resuelve los siguientes Problemas en Grupo de 2 para exponerlo (Ver Anexo)
Los problemas están resueltos en la carpeta de la bibliografía, pero deben poder entenderlo
para poder explicarlo

F. RECURSOS:
Presentación,
Bibliografía recomendada
computadora.

G. RESULTADOS (OPCIONAL, DE ACUERDO A LA ACTIVIDAD):

Aquí debe colocar los problemas resueltos o las fotos si los resolvió a mano

H. CONSIDERACIONES FINALES:
Conclusiones

I. BIBLIOGRAFIA:
Stanlling Willian. Organización y Arquitectura de Internet 7ma edición

J. RÚBRICAS:
Evaluación Acumulativa
Fecha de entrega 3
 FC-FISC-1-8-2016)
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ
FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 2

Cumple con lo solicitado 15

Calidad de lo solicitado 10
Conclusiones 2

Observación
Indicaciones para el envío de los trabajos en formato digital: [Tipo: Taller, Tarea, Laboratorio, Proyecto,
Semestral, Quiz, Parcial ]_N#_ _Nombre_Asignatura_Primer-Nombre_Primer-
Apellido_Cedula_Estudiante
Ejemplo: Tarea_N1_Metodología de Invest_Juan_Perez_9-000-000

ANEXO
Capitulo 3 pagina 99 del 3.1 al 3.7
Problemas:
3.1. La máquina hipotética de la siguiente Figura también tiene dos instrucciones de
E/S:
0011 = Cargar AC desde E/S
0111 = Almacenar AC en E/S

En estos casos, la dirección de 12 bits identifica un dispositivo concreto de E/S

l. Cargar AC desde el dispositivo 5.
2. Sumar el contenido de la posición de memoria 940.
3. Almacenar AC en el dispositivo 6.
Asuma que el siguiente valor obtenido desde el dispositivo 5 es 3 y que la posición 940
almacena el valor 2.
Muestre la ejecución del programa utilizando el mismo formato del ejemplo
mostrado en la siguiente figura
 FC-FISC-1-8-2016)
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ
FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 2

3.2. La ejecución de un programa que se proporciona en la Figura anterior se describe en el texto

utilizando seis etapas. Amplíe esta descripción indicando la forma en que se utilizan los registros MAR
y MBR. (utilice el formato de algoritmo vistos en la presentación o en el capítulo 12 del libro de
Stanling)
POR EJEMPLO
LA RESPUETA AL PRIMER PASO SERÍA
La porción de dirección del IR (940) se carga en la MAR.
b. El valor en la localización 940 se carga en el MBR.
c. El valor en el MBR se carga en la AC.
t1 : MAR (IR (dirección))
t2 : MBR Memoria
t3 : AC MBR

3.3. Consideren: un hipotético microprocesador de 32 bits cuyas instrucciones (e 32 bits están

compuestas por dos campos: el primer byte contiene el código de operación (codop) y los restantes un
operando inmediato o una dirección de operando.
a. ¿Cuál es la máximo capacidad de memoria (en bytes) direccionable directamente?
Discuta el impacto que se produciría en la velocidad del sistema si el microprocesador tiene:
b. Un bus de dirección local de 32 bits y un bus de datos local de 16 bits, o
c. un bus de dirección local de 16 bits y un bus de datos local de 16 bits.
d. ¿Cuántos bits necesitan el contador de programa y el registro de instrucción?

3.4. Considere un microprocesador hipotético que genera direcciones de 16 bits (por ejemplo,
suponga que el contador de programa y el registro de dirección son de 16 bits) y tiene un bus de datos
de 16 bits.
 FC-FISC-1-8-2016)
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ
FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 2

(a) ¿Cuál es el máximo espacio de direcciones de memoria al que el procesador puede acceder direc -
tamente si está conectado a una «memoria de 16 bits»?
(b) ¿Cuál es el máximo espacio de direcciones de memoria al que el procesador puede acceder direc-
tamente si está conectado a una «memoria de 8 bits»?
(c) ¿Qué características de la arquitectura permitirán a este procesador acceder a un «espacio de E/S»
separado?
(d) Si una instrucción de entrada o de salida pueden especificar un número de puerto de E/S de 8 bits.
¿Cuántos puertos de E/S de 8 bits puede soportar el microprocesador? ¿Cuántos puertos de E/S de 16
bits? Explíquelo.

3.5. Considere un microprocesador de 32 bits, con un bus externo de 16 bits, y con una entrada de
reloj de 8 MHz. Asuma que el procesador tiene un ciclo de bus cuya duración mínima es igual a cuatro
ciclos de reloj.
a. ¿Cuál es la velocidad de transferencia máxima que puede sostener el microprocesador?
Para incrementar sus prestaciones. b. ¿Sería mejor hacer que su bus externo de datos sea de 32 bits o
doblar la frecuencia de reloj que se suministra al microprocesador?

Establezca las suposiciones que considere y explíquelo.

Ayuda: determine el número de bytes que pueden transferirse por ciclo de bus.

3.7. Considere dos microprocesadores con buses de datos externos de 8 y 16 bits, respectivamente.
Los dos procesadores son idénticos en todo lo demás y sus ciclos de bus son iguales.
(a) Suponiendo que todas las instrucciones y operandos son de dos bytes. ¿En qué factor difieren las
velocidades de transferencia de los dos microprocesadores?
(b) ¿Cuál sería la respuesta si en la mitad de los casos los operandos y las instrucciones son de un byte?
Suponer que hacemos 100 transferencias de los operandos y de las instrucciones, de los cuales 50 son
un octeto de largo y 50 tienen dos octetos de largo.

(Página 342) 9.1 al 9.16 menos el 9.3 y el 9.6 ... 9.23, 9.24, 9.25, 9.26, 9.30 9.38-9.40

9.1. Represente tanto en signo-magnitud como en complemento a dos, con 16 bits, los siguientes
números decimales: +512; - 29.
9.2. Represente en decimal los siguientes valores en complemento a dos: 1101011; 0101 10l.
9.3. Otra representación utilizada a veces para los números enteros es el complemento a uno. Los
enteros positivos se representan de la misma forna que en signo-magnitud. Un entero negativo se
representa tomando el complemento booleano de cada bit del correspondiente número positivo.
(b) ¿Cuál es el rango de números que puede representarse en complemento a uno?
9.4. Añada columnas a la Tabla 9.1 para signo-magnitud y para complemento a uno.
9.5. Considere la siguiente operación con una palabra binaria. Comenzar con el bit menos significativo.
Copiar todos los bits que son O hasta que se encuentra el primer 1, que también se copia. A partir de
este, tomar el complemento de los bits siguientes. ¿Cuál es el resultado?
9.6. En la Sección 9.3 se define la operación de complemento a dos como sigue: para calcular el
complemento a dos de X, tomar el complemento booleano de cada bit de X, y después sumar 1.
(b) Demuestre que la Figura 9.2 puede utilizarse para ilustrar gráficamente el punto anterior, mostrando
 FC-FISC-1-8-2016)
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ
FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 2

cómo se usa el desplazamiento en el sentido de las agujas del reloj para realizar la substracción.
9.7. En base r, el complemento a r de un número N de n dígitos se define como: r n - N para N i= 0, Y 0
para. N = 0. Calcule el complemento a diez del número decimal 13250.
9.8. Calcule 72530 - 13250) empleando aritmética en complemento a diez. Suponga reglas similares a las
vistas para la aritmética en complemento a dos.
9.9.Considere la suma en complemento a dos de dos números de n bits:

Suponga que se efectúa la suma bit a bit generandose bits de acarreo c¡ por cada suma de Xi' Y¡ y C¡_ I '
Suponga
que v es una variable binaria que se pone a uno si hay desbordamiento. Rellene los valores de la
siguiente tabla.

9.10. Considere los números representados en complemento a dos con ocho bits y realice los siguientes
cálcukE
(a) 6 + 13
(b) - 6 + 13
(e) 6 - 13
(d) -6 - 13
9.11. Calcule las siguientes diferencias utilizando complemento a dos:
(a) 111000 (b) 11001100 (c) 111100001111 ( d) 11000011
- ll00ll -101l10 - 110011110011 - 11101000
9.12¿Es válida la siguiente definición alternativa de desbordamiento en aritmética de complemento a
dos?
«Si la OR exclusiva de los bits de acarreo anterior y posterior a la columna más a la izquierda es 1, hay
desbordamiento. En caso contrario no hay desbordamiento».
9.13 Compare las Figuras 9.9 y 9.12. ¿Por qué no se utiliza el bit C en la segunda?
9.14 Dados x = 0101 e y = 1010 en notación de complemento a dos (es decir, x = 5 e y = -6), calcule el
producto p = x X y con el algoritmo de Booth.
9.15 Use el algoritmo de Booth para multiplicar 23 (multiplicando) por 29 (multiplicador). donde cada
número está representado con 7 bits.
9.16 Demuestre que el producto de dos números de n dígitos en base B produce un resultado de no más de
2n dígitos.

9.23, 9.24, 9.25, 9.26, 9.30 9.38-9.40

9.23 Exprese en formato de coma flotante IEEE de 32-bits los siguientes números:
(a) -5 (e) - 1.5 (e) 1/16
(b) -6 (d) 384 (f) -1/32
 FC-FISC-1-8-2016)
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ
FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 2

9.24 Los siguientes números emplean el formato en coma flotante IEEE de 32 bits. ¿Cuáles son sus
valores
decimales equivalentes?
(a) 1 10000011 11000000000000000000
(b) 0 01111110 10100000000000000000
(e) 0 10000000 00000000000000000000

9.25. Considere un formato en coma flotante del IEEE, pero reducido a 7 bits, con 3 bits para el
exponente y
3 bits para la parte significativa. Liste sus 127 valores.

9.26. Exprese los siguientes números en el formato de coma flotante de 32 bits de IBM, que utiliza un
exponente
de 7 bits con una de base implícita de 16, y un sesgo del exponente de 64 (40 en hexadecimal).
Un número en coma flotante normalizado requiere que el dígito más a la izquierda sea distinto de
cero;
la coma implfcita de la base está a la izquierda de dicho dígito.

9.30 Considere un formato de coma flotante con 8 bits para el exponente sesgado y 23 bits para la
parte significativa. Obtenga los patrones de bits de los siguientes números expresados con dicho
formato:
(a) -720 (b) 0,645

9.38 Muestre cómo se realizan las siguientes sumas en coma flotante (en las que las partes
significativas se
truncan a cuatro dígitos decimales). Indique los resultados en forma normalizada.
(a) 0,566 X l02 x 7,777 X l02 (b) 3,344 X 101 + 8,877 X 10- 2

9.39 Muestre cómo se realizan las siguientes restas en coma flotante (en donde las partes
significativas se
truncan a cuatro dígitos decimales). Indique los resultados en forma normalizada.
-3 -3
(a) 7,744 X 10 - 6,666 X 10 ( b) 8,844 X 10- 3 - 2,233 X 10- 1

9.40 Muestre cómo se realizan los siguientes cálculos en coma flotante (en donde las partes
significativas se
truncan a cuatro dígitos decimales). Indique los resultados en forma normalizada.
(a) (2,255 X 101) X (1 ,234 X 100) (b) (8,833 X 102) / (5,555 X 104)

(capítulo 12) 12.1 12.2 y 12.3

12.1. ¿Qué papeles desempeñan en general los registros del procesador?
12.2. ¿Qué tipos de datos son admitidos nonnalmente por los registro visibles por el usuario?
12.3. ¿Cuál es la función de los códigos de condición?
12.4. ¿Qué es la palabra de estado del programa?
 FC-FISC-1-8-2016)
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ
FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 2

12.5. ¿Por qué es improbable que un cauce de instrucciones de dos etapas reduzca el tiempo de ciclo de
instrucción
a la mitad, en comparación con un diseño no segmcnlado?
12.6. Enumere y explique brevemente varias formas de las que un cauce de instrucciones puede ocuparse
de
las instrucciones de salto condicional.

12.1. (a) Si la última operación ejecutada en un computador con palabras de ocho bits fue una suma en la
que los dos operandos eran 00000010 y 00000011, ¿cuál sería el valor de los siguientes indicadores?
• Acarreo
 Cero
 Desbordamiento ..
 Signo
 Paridad par
 Acarreo intermedio
(b) ¿Y si los operandos fueran - l (en complemento a dos) y + 1?
12.2. Repita el problema 12.1 para la operación A - B, donde A vale 11110000 y B vale 0010100
12.3. Un microprocesador trabaja a una frecuencia de reloj de 5 GHz.
(a) ¿Cuál es la duración de un ciclo de reloj?
(b) ¿Cuál es la duración de un tipo particular de instrucción máquina que conste de tres ciclos de
reloj?
12.13. Considere los diagramas de estado de la Figura 12.25.
(a) Describa el funcionamiento de cada uno.

(página 599) 16.1 a 16.8

¿Cuál es la relación entre instrucciones y microoperaciones?

16.3. ¿Cuál es la función general de la unidad de control de un procesador?
16.4. Bosqueje un proceso de tres pasos que conduzca a la caracterización de la unidad de control.
16.5. ¿Qué tareas básicas realiza una unidad de control?
16.6. Escriba una lista típica de entradas y salidas de una unidad de control.
16.7. Indique tres tipos de señales de control.
16.8. Explique brevemente qué se entiende por una implementación cableada de una unidad de control.

PROBLEMAS
16.1. Dispone de una ALU que puede sumar sus dos registros de entrada, y puede hacer la negación
lógica de los bits de cada registro de entrada, pero no puede restar. Los números se van a almacenar en
complemento a dos. Enumere las microoperaciones que debe realizar la ALU para hacer una resta.
 FC-FISC-1-8-2016)
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ
FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 2

16.2. Muestre Las microoperaciones y señales de control, tal como lo hace la Tabla 16.1 para el
procesador de la Figura 16.5, para las siguientes instrucciones:
Cargar el acumulador
Almacenar el acumulador
Sumar al acumulador
AND con el acumulador
Saltar
Saltar si AC = O
Complementar el acumulador

9. Suponga ahora, que en la posición H´0034 de memoria siguiente Figura se encuentra la instrucción H
´607D que simbólicamente se representa como ADDS r0,r7.rD. Que suma (en notación complemento a
2) los contenido r7y rd y almacena el resultado en r0: es decir:
r0 r7+ rD

Indicar las microoperaciones que se realizarán durante lo ejecución de la instrucción. y los cambios que
van teniendo lugar en PC IR. AR. DR y RO