Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Práctica 5
Práctica 5
UNIDAD CULHUACAN
PRÁCTIA No. 5
GRUPO:7EM24
1
Grupo: 7EM24 Número de boleta: 2014150581
Nombre del alumno (a): Palacios Chávez Luisa Fernanda
BASE TEÓRICA
ELEMENTOS TTL
TTL es la sigla en inglés de transistor-transistor logic, es decir, «lógica transistor a
transistor». Es una tecnología de construcción de circuitos electrónicos digitales.
En los componentes fabricados con tecnología TTLRS los elementos de entrada y
salida del dispositivo son transistores bipolares
Los niveles lógicos vienen definidos por el rango de tensión comprendida entre
0,0V y 0,8V para el estado L (bajo) y los 2,2V y Vcc para el estado H (alto).
La tecnología TTL se caracteriza por tener tres etapas, siendo la primera la que le
nombra:
2
Grupo: 7EM24 Número de boleta: 2014150581
Nombre del alumno (a): Palacios Chávez Luisa Fernanda
MAPAS DE ESTADO
Las variables de estado son el subconjunto más pequeño de variables de un
sistema que pueden representar su estado dinámico completo en un determinado
instante. De una manera intuitiva, las variables de estado contienen información
suficiente para predecir el comportamiento futuro del sistema en ausencia de
excitaciones externas.
3
Grupo: 7EM24 Número de boleta: 2014150581
Nombre del alumno (a): Palacios Chávez Luisa Fernanda
DESARROLLO
ESTADO ACTUAL ESTADO SIGUIENTE E1 E2 E3 E4
A B C D A B C D
1 0 1 0 1 0 1 0 0 0 0 0
1 0 1 0 1 0 1 1 1 0 1 1
1 0 1 1 1 0 1 1 0 0 0 0
1 0 1 1 0 0 1 1 0 0 1 1
0 0 1 1 0 0 1 1 0 0 0 0
0 0 1 1 0 1 1 0 0 1 1 0
0 1 1 0 0 1 1 0 0 0 0 0
0 1 1 0 1 1 1 0 0 1 1 0
1 1 1 0 1 1 1 0 0 0 0 0
1 1 1 0 1 0 1 0 1 1 1 0
1 0 1 0 1 0 1 0 0 0 0 0
1 0 1 0 0 1 1 1 0 1 1 1
0 1 1 1 0 1 1 1 0 0 0 0
0 1 1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 0 0 0 0
1 1 1 1 1 1 1 0 1 1 1 0
4
Grupo: 7EM24 Número de boleta: 2014150581
Nombre del alumno (a): Palacios Chávez Luisa Fernanda
1 1 1 0 1 1 1 0 0 0 0 0
EXPRESIÓN
(A+B+C+D) . (A+B+C+D') . (A+B+C'+D) . (A+B'+C+D) . (A+B'+C+D') . (A'+B+C+D)
. (A'+B+C+D') . (A'+B+C'+D) . (A'+B'+C+D) . (A'+B'+C+D')
EXPRESIÓN MINIMIZADA
CD+B.C
CIRCUITO EN PROTEUS
MAPA DE ESTADO
ORIGINAL
5
Grupo: 7EM24 Número de boleta: 2014150581
Nombre del alumno (a): Palacios Chávez Luisa Fernanda
CONCLUSIONES
BIBLIOGRAFÍA
Estrebou, C. A. (2015). Compuertas lógicas digitales.
Benavides Albesiano, R. A. (2013). Compuertas Lógicas. Elementos del
Computador.
Sampers González, R. Software educativo para el aprendizaje de
compuertas lógicas.
Shin, S., Tirukkovalluri, S. K., Tuck, J., & Solihin, Y. (2017, October).
Proteus: A flexible and fast software supported hardware logging approach
for nvm.