Facultad de ciencias y tecnológicas, Universidad popular del cesar, Ingeniería Electrónica, Valledupar-Cesar,

Colombia.

Laboratorio N°6. Contador Ascendente –

Descendente con BJT.
Gianlucas Guerra, Andrés López, Jordi Meriño, Edgar Torres.

I. PLANTEAMIENTO DEL Display 7 Segmentos: Es un dispositivo

PROBLEMA. opto-electrónico que permite visualizar
números del 0 al 9. Existen dos tipos de
Diseñar un contador ascendente –
display, de cátodo común y de ánodo
descendente de acuerdo a la secuencia
común. Este tipo de elemento de salida
dada por la profesora, cuya lógica
digital o display.
combinacional sea construida con
transistores BJT 2n 2222.

II. MARCO TEÓRICO.

El transistor: Es un dispositivo
electrónico semiconductor utilizado para
entregar una señal de salida en respuesta a
una señal de entrada. Cumple funciones
de amplificador, oscilador, conmutador o
rectificador. El término «transistor» es la
contracción en inglés de transfer resistor
(«resistor de transferencia»).
Figura 2 (el display)
El dispositivo 555: Es un circuito
integrado muy estable cuya función
primordial es la de producir pulsos de
temporización con una gran precisión y
que, además, puede funcionar como
oscilador. Sus características más
destacables son: Temporización desde
microsegundos hasta horas.

Figura 1 (el transistor)

Figura 3 (circuito integrado 555)

1
Facultad de ciencias y tecnológicas, Universidad popular del cesar, Ingeniería Electrónica, Valledupar-Cesar,
Colombia.

Un decodificador: O descodificador es Figura 5 (contador)

un circuito combinacional, cuya función
Compuerta AND: Esta compuerta es
es inversa a la del codificador, es decir,
representada por una multiplicación en el
convierte un código binario (natural,
Algebra de Boole. Indica que es necesario
BCD, etc.) de N bits de entrada y M
que en todas sus entradas se tenga un
líneas de salida (N puede ser cualquier
estado binario 1 para que la salida otorgue
entero y M es un entero menor o igual a
un 1 binario. En caso contrario de que
2N), tales que cada línea de salida será
falte alguna de sus entradas con este
activada para una sola de las
estado o no tenga si quiera una accionada,
combinaciones posibles de entrada.
la salida no podrá cambiar de estado y
Normalmente, estos circuitos suelen
permanecerá en 0. Esta puede ser
encontrarse como decodificador /
simbolizada por dos o más interruptores
demultiplexor. Esto es debido a que un
en serie de los cuales todos deben estar
demultiplexor puede comportarse como
activos para que esta permita el flujo de la
un decodificador.
corriente.

Figura 6 (compuerta AND)

Figura 4 (decodificador)
Compuerta OR: En el Algebra de Boole
esta es una suma. Esta compuerta permite
Un contador: Es un circuito secuencial
que con cualquiera de sus entradas que
construido a partir de biestables y puertas
este en estado binario 1, su salida pasara a
lógicas capaces de almacenar y contar los
un estado 1 también. No es necesario que
impulsos (a menudo relacionados con una
todas sus entradas estén accionadas para
señal de reloj), que recibe en la entrada
conseguir un estado 1 a la salida pero
destinada a tal efecto, así mismo también
tampoco causa algún inconveniente. Para
actúa como divisor de frecuencia.
lograr un estado 0 a la salida, todas sus
entradas deben estar en el mismo valor de
0. Se puede interpretar como dos
interruptores en paralelo, que sin importar
cual se accione, será posible el paso de la
corriente.

2
Facultad de ciencias y tecnológicas, Universidad popular del cesar, Ingeniería Electrónica, Valledupar-Cesar,
Colombia.
Figura 7 (compuerta OR)
Compuerta NOT: En este caso esta
compuerta solo tiene una entrada y una
salida y esta actúa como un inversor. Para
esta situación en la entrada se colocara un
1 y en la salida otorgara un 0 y en el caso
contrario esta recibirá un 0 y mostrara un
1. Por lo cual todo lo que llegue a su
entrada, será inverso en su salida.
Figura 8 (compuerta NOT)
Compuerta NAND: También
denominada como AND negada, esta
compuerta trabaja al contrario de una
AND ya que al no tener entradas en 1 o
solamente alguna de ellas, esta concede
un 1 en su salida, pero si esta tiene todas
sus entradas en 1 la salida se presenta con
un 0.
Figura 9 (compuerta NAND)
Compuerta NOR: Así como vimos
anteriormente, la compuerta OR también
tiene su versión inversa. Esta compuerta
cuando tiene sus entradas en estado 0 su
salida estará en 1, pero si alguna de sus
entradas pasa a un estado 1 sin importar
en qué posición, su salida será un estado
0.
Figura 10 (compuerta NOR)
Mapa de Karnaugh: (también conocido
como tabla de Karnaugh o diagrama de
Veitch) es un diagrama utilizado para la
simplificación de funciones algebraicas
en forma canónica. A partir de la tabla de
Karnaugh se puede obtener una forma
canónica mínima (con el mínimo número
de términos). En este texto emplearemos
indistintamente los términos “mapa” y
“tabla” de Karnaugh.
La tabla de Karnaugh consiste en una
representación bidimensional de la
3
Facultad de ciencias y tecnológicas, Universidad popular del cesar, Ingeniería Electrónica, Valledupar-Cesar,
Colombia.
función que se quiere simplificar. Si la
función viene expresada como una tabla
de verdad, entonces la tabla de Karnaugh
puede verse como una forma alternativa
de representación 2D. Puesto que la tabla
de verdad de una función de n variables
posee 2n filas, la tabla de Karnaugh
correspondiente debe poseer también 2n
celdas. La construcción de la tabla de
Karnaugh pasa por codificar cada celda
en código binario reflejado (o código
Gray) de manera que celdas adyacentes
tengan un código que difiere en un solo
dígito.
Figura 11 (mapa de Karnaugh)
III. OBJETIVO GENERAL.
Diseñar un contador ascendente –
descendente implementando el
transistor BJT 2n2222
IV. MATERIAL, EQUIPO.
Proteus Profesional 8.8
LM 555.
Contador.
Decodificador.
Display de 7segmentos.
Fuente DC
Transistor 2N2222
Resistencias
V. PROCEDIMIENTO
Para la realización de este laboratorio el
procedimiento será llevado a cabo por la
caracterización de diferentes etapas de
implementación del contador ascendente-
descendente.
Para la primera etapa se hace la
implementación de un circuito integrado
de la referencia CMOS CD4024 el cual se
conoce y es utilizado por que es un
contador / divisor binario CMOS de 7
etapas con capacidad de ripple-carry y
etapas de contador de flip-flops maestro-
esclavo. El estado de un contador avanza
un conteo en la transición negativa de
cada pulso de entrada. Un nivel alto en la
línea RESET restablece el contador a su
estado de todo ceros.
Figura 12 (CMOS CD4024)
Para la segunda etapa se hace la
implementación de un circuito integrado
de la referencia LM 555 que se utiliza en
la generación de temporizadores, pulsos y
oscilaciones. El 555 puede ser utilizado
para proporcionar retardos de tiempo,
como un oscilador, y como un circuito
integrado flip flop. Sus derivados
proporcionan hasta cuatro circuitos de
sincronización en un solo paquete.
4
Facultad de ciencias y tecnológicas, Universidad popular del cesar, Ingeniería Electrónica, Valledupar-Cesar,
Colombia.

Figura 13 (LM 555)

Tabla 2 (Funciones de salida)

Para la tercera etapa es de suma

importancia tener en cuenta la cantidad de
Y ya teniendo nuestras dos tablas se
bits para las entradas lo cual esto genero
procede hacer uso de ellas donde
unas 4 funciones de salidas diferentes
aplicaremos una técnica trabaja en la
entre si para de esta manera se pueda dar
materia de lógica digital llamada mapa de
una representación de cada número que
Karnaugh por el cual se tendrá un circuito
será pasado en la secuencia
de gran forma mas simplificado lo cual
nos ahorra el uso de muchas compuertas.

Y los mapas de Karnaugh para las

diferentes funciones de salidas quedan de
la siguiente manera.

Tabla 1 (Tabla de entradas)

Figura 14 (FUNCION F0)

5
Facultad de ciencias y tecnológicas, Universidad popular del cesar, Ingeniería Electrónica, Valledupar-Cesar,
Colombia.

Y con base a estos mapas de Karnaugh

obtenidos se procedera a la
implementación de nuestro contador
ascendente-descendente con lo apoyado
aprendido en la materia lógica digital con
respeto a esta temática de las compuertas
lógicas.

Figura 15 (FUNCION F1)

Figura 18 (representación de las

compuertas logicas)
Y como parte final de la implementación
se procede a poner en funcionamiento
nuestro circuito contador ascendente-
descendente y para esto ya teniendo
nuestras compuertas convertidas en
transistores se requiere de un
decodificador de la referencia 7447 el
cual como su nombre lo dice cumplirá
Figura 16 (FUNCION F2) con la función de codificar esas señales
binarias de 4 bits que representan las
compuertas para que de esta manera esas
señales ya codificadas sean representadas
por el display de 7 segmentos que
mostraran las secuencias de los números
de forma ascendente y descendente para
el contador

Figura 17 (FUNCION F3)

6
Facultad de ciencias y tecnológicas, Universidad popular del cesar, Ingeniería Electrónica, Valledupar-Cesar,
Colombia.
Figura 19 (representación en el
display)
VI. OBSERVACIONES
Para la implementación de este tipo de
laboratorios específicamente si se
requiere de trabajar de forma unida con
los circuitos lógicos es de mucha
importancia tener muy claro teóricamente
las compuertas lógicas y su
representación por medio de transistores y
resistencias para que de esta manera de
una forma muy simplificada se pueda
llevar a cabo la implementación de estos
circuitos contadores propuestos.
VII. CONCLUSIONES
 Se pudo analizar y comprobar por
medio de este laboratorio como es el
funcionamiento de un contador
ascendente-descendente por medio de
la combinación de circuitos
electrónicos y circuitos lógicos para
de esta forma llegar por medio de la
representación de compuertas lógicas
y la ayuda del mapa de Karnaugh para
simplificar estas compuertas y poder
tener un mayor rendimiento con el
poco uso de transistores que nos
arrojo los resultados de estos mapas.
 Siguiendo la orientación propuesta
por nuestra ingeniera se logró el
objetivo del laboratorio para tener una
secuencia que iba desde el 2 en 2
hasta el 8 en forma ascendente y al
llegar al final crear una nueva
secuencia de descendencia de igual
forma hasta apagarse.
 Una ves mas queda demostrado lo
importante que pueden llegar a ser los
circuitos lógicos al momento de
hablar de optimización y
simplificación en cierto trabajos
propuesto como lo fue para este
laboratorio con el contador ya que al
hacer uso de los circuitos integrados
estos permiten el desarrollo y
funcionamiento más rápido de una
lógica binaria, ya sea por la reducción
de sus dimensiones o también por la
manera de que pueden llegar a ser en
la manipulación de herramientas de
simulación de circuitos como lo es
proteus.
VIII. BIBLIOGRAFIA
 Compuertas lógicas,
Service.udes.edu.co, 2019
 Thomas L. Floyd. Fundamentos
de sistemas digitales Floyd. 9 Ed.
PEARSON EDUCACIÓN S.A.,
Madrid, 2006.
 “Sistemas Digitales”. R. Tocci, N.
Widmer, G. Moss. Ed. Prentice
Hall.
 System Technick, “Módulo DIGI-
BOARD2 Descripción Técnica”
7
Facultad de ciencias y tecnológicas, Universidad popular del cesar, Ingeniería Electrónica, Valledupar-Cesar,
Colombia.