METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

METODOLOGÍA DE DISEÑO DE AMPLIFICADORES

DE ALTA POTENCIA EN ANSYS EDT
Osorio. D - UNIANDES

En la sección III se presenta de manera secuencial y detallada,

Abstract— Se propone una metodología de diseño de
amplificadores de alta potencia en el simulador ANSYS
EDT. Se presentan las herramientas de caracterización de
transistores y amplificadores en el dominio del tiempo y la
frecuencia, mediante análisis DC, análisis lineal en
frecuencia AC y análisis en balance armónico.
Se diseñan y validan 3 amplificadores de alta potencia.
El amplificador clase AB de alto rendimiento presenta la
mayor potencia de salida 𝑷𝑷𝑷𝑷 = 𝟐𝟐𝟐𝟐. 𝟖𝟖𝟖𝟖𝟖𝟖𝟖𝟖 y ganancia 𝐆𝐆 =
𝟐𝟐𝟐𝟐. 𝟕𝟕𝟕𝟕𝟕𝟕𝟕𝟕𝟕𝟕. El amplificador clase B de alta eficiencia
presenta una disipación de potencia baja en banda, con
valor de 𝑷𝑷𝒅𝒅𝒅𝒅𝒅𝒅𝒅𝒅 = 𝟏𝟏𝟏𝟏𝟏𝟏𝟏𝟏𝟏𝟏 y eficiencia 𝒏𝒏𝒐𝒐 = 𝟓𝟓𝟓𝟓. 𝟕𝟕𝟕𝟕%,
𝑷𝑷𝑷𝑷𝑷𝑷 = 𝟒𝟒𝟒𝟒. 𝟑𝟑𝟑𝟑%. El amplificador clase A presenta una eficiencia
experimental de 𝟓𝟓𝟓𝟓. 𝟐𝟐𝟐𝟐%, ganancia de 𝑮𝑮 = 𝟏𝟏𝟏𝟏. 𝟒𝟒𝟒𝟒𝟒𝟒𝟒𝟒 y potencia
de salida de 𝑷𝑷𝒐𝒐 = 𝟐𝟐𝟐𝟐. 𝟒𝟒𝟒𝟒𝟒𝟒𝟒𝟒𝟒𝟒.
Key words— amplificador, conducción, variables de
desempeño, rendimiento.
cada una de las herramientas de simulación utilizadas en la
metodología de diseño de amplificadores de alta potencia en
ANSYS EDT.
En esta sección se presenta la implementación de las
simulaciones para diferentes análisis en el dominio del tiempo,
la frecuencia y análisis en balance armónico, así como la
metodología de validación de los transistores utilizados.
Esta sección desarrolla la metodología de diseño propuesta para
la síntesis de un amplificador Clase B de alta potencia de salida.
La sección IV presenta los resultados de la aplicación de la
metodología de diseño propuesta, para corroborar su capacidad
de ser reproducida para diseñar amplificadores de alta potencia
con diferentes requisitos, partiendo de diferentes transistores,
modelos y parámetros. Se presentan los resultados de las
simulaciones y síntesis de un amplificador clase AB y un
amplificador clase A.

I.INTRODUCCIÓN Finalmente, en la sección V y VI se comparan y contrastan las

EL presente documento presenta una metodología de diseño de mediciones de desempeño de las variables de desempeño para
amplificadores de alta potencia en ANSYS EDT. EL propósito los 3 amplificadores de alta potencia diseñados.
del documento es desarrollar de manera detallada y secuencial
las herramientas en simulación, así como la validación de
diferentes diseños de amplificadores. Los diseños desarrollados
parten de una serie de requisitos mínimos de desempeño en II.MARCO TEÓRICO Y CONCEPTUAL
términos de las propiedades de potencia de salida, ganancia,
eficiencia, disipación de potencia, entre otros. A través de una
serie de análisis en el dominio del tiempo y la frecuencia, se A. Modelos de transistores de alta potencia
lograr caracterizar transistores de alta potencia y diseñar
amplificadores para una aplicación específica. Existen diferentes modelos para caracterizar dispositivos como
diodos, transistores, osciladores y diferentes componentes
En la sección II se presenta la fundamentación teórica con utilizados en circuitos de microondas. Los modelos teóricos que
conceptos básicos necesarios para familiarizarse con el modelan los transistores utilizados en aplicaciones de alta
problema de diseño. Se introducen diferentes modelos de potencia pueden ser físicos, empíricos, analíticos, tabulados o
transistores en CAD, los principales requisitos de diseño a modelos híbridos. [1]
medir, se trata el tema del diseño de redes de polarización, así En esta sección se introducen algunos de los principales
como diferentes herramientas de sintonización de impedancias modelos de transistores utilizados en el diseño de
load pull y análisis en frecuencia de circuitos no lineales en amplificadores de alta potencia, a partir de los circuitos
balance armónico. equivalentes, parámetros de modelo, chip, y las ecuaciones
analíticas que describen el comportamiento del transistor en la
capa física, a partir de los principales aspectos físicos del
dispositivo.

9/02/2021
2
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
A partir de una serie de relaciones físicas y analíticas de los
principales fenómenos tenidos en cuenta en los transistores, se
desarrollan ecuaciones analíticas y parámetros de modelos que
permitan caracterizar transistores, en últimas para representar el
dispositivo mediante un circuito equivalente.

Estos circuitos equivalentes se implementan en herramientas

de simulación a partir de los parámetros de modelos y
componentes en herramientas de diseño CAD, por lo que
entender la extracción física y analítica de los fenómenos
presentes en los circuitos resulta un tema fundamental de interés
en el diseño de amplificadores de alta potencia.
Entonces se pretende relacionar los circuitos equivalentes de
cada modelo con su respectiva caracterización a través de los
parámetros de modelos, que se relacionan con los diferentes
fenómenos eléctricos descritos para cada modelo en específico.

MODELAMIENTO DE TRANSISTORES BIPOLARES

Según el autor Raghavan [1], los transistores bipolares se puede

modelar como una fuente de corriente controlada con ganancia
B (hfe), en donde B es la ganancia de corriente, IC y IB son las
corrientes de colector y base. Del mismo modo esa fuente de
corriente se relaciona con diferentes parámetros físicos
intrínsecos mediante la siguiente ecuación, donde DB es la
constante de difusión de electrones en la base, DE es la
constante de difusión de huevos en el emisor, WB es el ancho
del emisor , NB es el dopamiento en la base , NE es el
dopamiento en el emisor, niB es la concentración intrínseca de
portadores en la base y niE es la concentración intrínseca de
portadores en el emisor, entonces la fuente controlada de
corriente depende de los fenómenos físicos de difusión y flujo
de cargas en las terminales del dispositivo.
δIC DB ni2B WE NE
B= = (1)
δIB WB NB DE ni2E
Figura 1 : Circuito equivalente Modelo Ebers-Moll en gran
señal.
Tomado de Raghavan[1]
Estos diodos inyectan las portadoras en la base mientras que las
fuentes de corriente representan como las portadoras fluyen por
la región de agotamiento en la capa física de la unión contraria
[1]. Las resistencias en serie rc , rB , re se añaden al modelo para
representar las resistencias extrínsecas y resistencias de
contacto, mientas que las capacitancias CJC , CJE , CBC , CBE , CJS
modelan los efectos parásitos y de unión presentes en el
modelo.

En seguida se presentan algunos de los modelos descritos en Las ecuaciones de diodo son entonces las siguientes, la
detalle por diversos autores, los fenómenos físicos, ecuaciones corriente de saturación IS , el voltaje base-emisor VBE el voltaje
analíticas y topologías. El objetivo de los modelos de los térmico VT , las ganancias de corriente directa y reversa BF y BR
transistores es caracterizar el dispositivo mediante un circuito respectivamente.
equivalente de componentes eléctricos elementales, a partir de
VBE
las ecuaciones analíticas y parámetros de modelo que lo
ICC = Is �e VT − 1� (2)
describen. Estos modelos son ampliamente utilizados en
modelamiento de CAD en herramientas asistidas por VBC
computadora. IEC = Is �e VT − 1� (3)
kT
El modelo Ebers-Moll consiste en 2 diodos en paralelo con 2 VT = (4)
q
fuentes de corriente. El circuito equivalente generalizado a gran αF
señal se muestra en la Figura 1. BF = (5)
1 − αF

αR
BR = (6)
1 − αR
 3
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

Del mismo modo las 2 fuentes de corriente que constituyen el

modelo se pueden reemplazar por una fuente de corriente única
ICX :
ICX = ICC − IEC (7)

Finalmente, las ecuaciones analíticas de las corrientes en las

terminales están dadas en función de las fuentes de corriente y
las ganancias de corriente mediante las siguientes ecuaciones:

ICC IEC
IB = + (8)
BF BR
IEC
IC = ICX − (9)
BR
ICC
IE = − ICX (10)
BF

El modelo Ebers-Moll es el primer modelamiento presentado

para amplificadores bipolares y tiene una importancia histórica
de los orígenes del modelamiento físico y analítico de los
transistores utilizados. Sin embargo, el modelo de transistores
para uso de herramientas CAD más utilizado en simulación de
circuitos no lineales es el modelo Gummel-Poon, presentado a
continuación.
El modelo Gummel-Poon es un modelamiento físico de
transistores bipolares que incluye efectos muy importantes
como los efectos de alta inyección y baja corriente en las
terminales. Este modelo se basa en el concepto de densidad de
carga en las regiones de las terminales del transistor.
El modelo Gummel-Poon es el modelamiento más ampliamente
utilizado para modelar transistores bipolares y es
frecuentemente utilizado por diseñadores de circuitos de
microondas en herramientas de diseño asistido. Este modelo es
implementado en reiteradas ocasiones para este proyecto,
debido a su practicidad y disponibilidad en fichas técnicas y
datasheets dadas por diferentes fabricantes.
Las ecuaciones físicas se describen a continuación,
desarrolladas por el autor Raghavan [1] en su libro.
En la Figura 2 se muestra el circuito equivalente estándar de
este modelo a gran señal. En seguida se realiza el modelamiento
físico y obtención analítica de las ecuaciones de carga y
corriente para el modelo.
El modelo Gummel-Poon modela entre otros los efectos de la
caída de ganancia de corriente para niveles bajos de corriente
mediante la recombinación de portadoras en la superficie de la
base, recombinación de portadoras en la capa de carga en base-
emisor, y la formación de canales de superficie en la unión
emisor- base.
Figura 2 : Circuito equivalente Modelo Gummel-Poon en gran
señal.
Tomado de RAGHAVAN [1]
La ecuación de la carga mayoritaria en la base QB está dada por
la siguiente ecuación, en donde QBO es la carga en la base cero-
polarizada, CJE y CJC son las capacitancias de unión en base-
emisor y base-colector, TBF y TBR son los tiempos transitorios
en configuración directa e inversa en la base. Las fuentes de
corriente ICC y IEC se definen igual que en el modelo Ebers-Moll
(EM), al igual que la fuente de corriente unificada ICX .
Las ecuaciones de las corrientes de diodos ICC y IEC están dadas
por las siguientes ecuaciones, en donde ISS es la corriente de
saturación, nF y nR son los coeficientes de emisión de
polarización directa e inversa, y la carga de base normalizada
qb . El valor de ISS se define en condición de VBE = VBC = 0.
ISS VBE
ICC = �enFVT − 1� (11)
qb
ISS VBC
IEC = �enR VT − 1� (12)
qb
QB
qb = (13)
QB0
Del mismo modo la carga de la base normalizada qb se expresa
mediante las siguiente ecuaciones, donde q1 modela el efecto
de modulación de base-ancho, mientras que el parámetro q2
modela los efectos de inyección de alto nivel:

q2
qb = q1 + (14)
qb
4
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
VBE VBE
q1 = 1 + (15) IBEn = C2 ISS �V nEL VT − 1� (22)
VB
ISS VBE ISS VBC VBC
q2 = �e VT − 1� + �e VT − 1� (16) IBCn = C4 ISS (V nCL VT − 1) (23)
IKF IKR

El voltaje Early en polarización directa VA y el voltaje Early en

polarización inversa VB está dado por: Finalmente, la ecuación de la corriente de base para el modelo
GP está dada mediante la siguiente ecuación, en donde las
QB0 ganancias de corriente son constantes:
VA = (17)
CJE
𝐼𝐼𝐶𝐶𝐶𝐶 𝐼𝐼𝐸𝐸𝐸𝐸
QB0 I𝐵𝐵 + + 𝐼𝐼𝐵𝐵𝐵𝐵𝐵𝐵 + 𝐼𝐼𝐵𝐵𝐵𝐵𝐵𝐵 (24)
VB = (18) 𝐵𝐵𝐹𝐹 𝐵𝐵𝑅𝑅
CJC
Del mismo modo el modelo tiene en cuenta la dependencia de
Los parámetros de corrientes “knee” inversa y directa, la resistencia de base en la corriente, entonces se tiene la
correspondientes a las corrientes obtenidas mediante la función siguiente expresión, en donde 𝑟𝑟𝑏𝑏𝑏𝑏 es la resistencia mínima en
ln(IC ) − VBE y ln(IB ) − VBC dadas por las variables IKF y IKR ,
la base a altas corrientes, 𝑟𝑟𝑏𝑏0 es la resistencia de base en
respectivamente. Se obtienen de las siguientes ecuaciones.
polarización 0, y 𝑧𝑧 es el factor que se expresa mediante la
siguiente ecuación, en donde 𝐼𝐼𝑅𝑅𝑅𝑅 es la corriente donde la
QB0
IKF = (19) resistencia de base es la mitad del valor máximo.
TBF
QB0 𝑡𝑡𝑡𝑡𝑡𝑡 𝑧𝑧 − 𝑧𝑧
IKR = (20) 𝑟𝑟𝑟𝑟 = 𝑟𝑟𝑏𝑏𝑏𝑏 + 3(𝑟𝑟𝑏𝑏0 − 𝑟𝑟𝑏𝑏𝑏𝑏 ) � � (25)
TBR 𝑧𝑧𝑧𝑧𝑧𝑧𝑛𝑛2 𝑧𝑧

En condición de modelamiento de los efecto de bajo nivel de El factor z está dado por
q2 1
inyección, esto es con q2 ≪ 1
, resolviendo la ecuación 2
4 12 2 𝐼𝐼
cuadrática del parámetro q1 se obtiene que qb = q1, mientras −1 + �1 + � � � 𝐵𝐵 ��
𝜋𝜋 𝐼𝐼𝑅𝑅𝑅𝑅
q2
que para modelar el caso con efecto de alta inyección q 2 ≫ 1 𝑟𝑟𝑟𝑟 = 1 (26)
4
24 𝐼𝐼 2
se tiene que qb = �q2 . Finalmente resolviendo para la � 2 � � 𝐵𝐵 �
𝜋𝜋 𝐼𝐼𝑅𝑅𝑅𝑅
corriente de colector IC en la región activa de operación, en
condición de efectos de alta inyección, y asumiendo que Los parámetros del modelo GP responden a la dependencia de
VBC = 0 entonces se tiene que VBC = 0. las ganancias de corriente, la densidad de carga y los efectos
distribuidos plasmados en los parámetros de carga y corriente
entre las uniones de base-emisor y base colector. En seguida se
VBE
IC = �ISS IKF e2 VT (21) presentan los parámetros que modelan los efectos distribuidos
de las capacitancias en la unión de base-colector y base-emisor.

La corriente compuesta que modela los efectos de
recombinación de portadoras entre las uniones y la terminales
de transistor, está dada por la siguiente ecuación de corriente
compuesta IBEn , donde C2 es la corriente en polarización directa
en la base no ideal en condición de baja corriente, nEL es el
coeficiente de emisión de directa en condición de baja corriente
en la región base-emisor.
El parámetro 𝑋𝑋𝐽𝐽𝐽𝐽 toma valores entre 0 − 1, determina el factor
de partición entre la capacitancia de unión de base-colector 𝐶𝐶𝐽𝐽𝐽𝐽 ,
en la unión interna de la capacitancia base-colector
𝐶𝐶𝐽𝐽𝐽𝐽𝐽𝐽 = 𝑋𝑋𝐽𝐽𝐽𝐽 𝐶𝐶𝐽𝐽𝐽𝐽 y la unión eterna de la capacitancia base-colector
𝐶𝐶𝐽𝐽𝐽𝐽𝐽𝐽 = 𝐶𝐶𝐽𝐽𝐽𝐽 − 𝑋𝑋𝐽𝐽𝐽𝐽 𝐶𝐶𝐽𝐽𝐽𝐽 .
Las capacitancias de unión se modelan mediante la siguiente
ecuación:

La corriente compuesta que modela los efectos de 𝐶𝐶𝐽𝐽𝐽𝐽0

𝐶𝐶𝐽𝐽𝐽𝐽 = , 𝑉𝑉 < 𝐹𝐹𝐹𝐹 ∗ 𝑉𝑉𝐽𝐽𝐽𝐽 , 𝑘𝑘 = 𝐶𝐶, 𝐸𝐸(27)
recombinación de portadoras entre las uniones y la terminales 𝑉𝑉 𝑚𝑚𝐽𝐽𝐽𝐽 𝐵𝐵𝐵𝐵
de transistor, está dada por la siguiente ecuación de corriente �1 − 𝐵𝐵𝐵𝐵 �
𝑉𝑉𝐽𝐽𝐽𝐽
compuesta IBCn para la unión base-colector en polarización
directa, las variables son C4 es la corriente en polarización
inversa en la base no ideal en condición de baja corriente, nCL En la ecuación anterior, la variable 𝐶𝐶𝐽𝐽𝐽𝐽0 es la capacitancia de
es el coeficiente de emisión de directa en condición de baja polarización cero, 𝑉𝑉𝐽𝐽𝐽𝐽 son los potenciales de barrera de ambas
corriente en la región base-colector. uniones, 𝑚𝑚𝐽𝐽𝐽𝐽 son los coeficientes del gradiente entre 0.3 < 0.5.
 5
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

𝐼𝐼𝑑𝑑𝑑𝑑
𝑑𝑑𝑉𝑉𝑦𝑦 = 𝑑𝑑𝑑𝑑(33)
El factor FC es el factor entre 0 − 1 que indica el voltaje umbral 𝑢𝑢 𝑊𝑊 𝑄𝑄𝑄𝑄𝑄𝑄𝑄𝑄(𝑦𝑦)
en polarización directa a partir del que la capacitancia se modela 𝑄𝑄𝑖𝑖𝑖𝑖𝑖𝑖 = −𝐶𝐶𝑜𝑜𝑜𝑜 �𝑉𝑉𝑔𝑔𝑔𝑔 − 𝑉𝑉𝑓𝑓𝑓𝑓 − 𝑉𝑉(𝑦𝑦) − 2𝜃𝜃𝐹𝐹 �
linealmente. 1
− ϒ(𝑉𝑉(𝑦𝑦) + 2𝜃𝜃𝐹𝐹 + 𝑉𝑉𝑠𝑠𝑠𝑠 )2 (34)
Finalmente los parámetros de las capacitancias de difusión 𝐶𝐶𝐵𝐵𝐵𝐵 �2𝐸𝐸𝑠𝑠 𝑞𝑞𝑁𝑁𝐴𝐴
ϒ= (35)
y 𝐶𝐶𝐵𝐵𝐵𝐵 se obtienen de las ecuaciones de carga de estas uniones, 𝐶𝐶𝑜𝑜 𝑥𝑥
mediante las siguientes ecuaciones, en donde las variables
𝑇𝑇𝐹𝐹 𝑦𝑦 𝑇𝑇𝑅𝑅 son los tiempos transitorios ideales en polarización Donde 𝑞𝑞 es la carga de un electrón, 𝐸𝐸 es la permitividad del
directa e inversa, 𝑇𝑇𝐹𝐹𝐹𝐹 es el tiempo de modulación directa, 𝑋𝑋𝑇𝑇𝑇𝑇 silicio y 𝑁𝑁𝐴𝐴 es la concentración del dopaje.
es un parámetro corte de la frecuencia de corte 𝑓𝑓𝑇𝑇 , 𝑉𝑉𝑇𝑇𝑇𝑇
determina la carga en 𝑓𝑓𝑇𝑇 con 𝑉𝑉𝐶𝐶𝐶𝐶 , 𝐼𝐼𝑇𝑇𝑇𝑇 controla la carga en 𝑓𝑓𝑇𝑇 El modelo Shichman-Hodges, que es conocido como el modelo
con respecto a la corriente. nivel 1 Level1 SPICE model se basa en la siguiente ecuación
de corriente drain:
𝑄𝑄𝐵𝐵𝐵𝐵 = 𝑇𝑇𝐹𝐹𝐹𝐹 𝐼𝐼𝐶𝐶𝐶𝐶 (28)
2 2
𝐼𝐼𝐶𝐶𝐶𝐶 𝑉𝑉𝐵𝐵𝐵𝐵 𝑢𝑢𝐶𝐶𝑜𝑜𝑜𝑜 𝑊𝑊 𝑉𝑉𝑑𝑑𝑑𝑑
𝑇𝑇𝐹𝐹𝐹𝐹 = 𝑇𝑇𝐹𝐹 �1 + 𝑋𝑋𝑇𝑇𝑇𝑇 � � 𝑒𝑒 1.44 𝑉𝑉𝑇𝑇𝑇𝑇 � (29) 𝐼𝐼𝑑𝑑𝑑𝑑 = [�𝑉𝑉𝑔𝑔𝑔𝑔 − 𝑉𝑉𝑡𝑡ℎ �𝑉𝑉𝑑𝑑𝑑𝑑 − ](36)
𝐼𝐼𝐶𝐶𝐶𝐶 + 𝐼𝐼𝑇𝑇𝑇𝑇 𝐿𝐿 2
𝑄𝑄𝐵𝐵𝐵𝐵 = 𝑇𝑇𝑅𝑅 𝐼𝐼𝐸𝐸𝐸𝐸 (30)
El voltaje de saturación está dado por la ecuación:

Finalmente, las ecuaciones de las capacitancias de difusión 𝑉𝑉𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑 = 𝑉𝑉𝑔𝑔𝑔𝑔 − 𝑉𝑉𝑡𝑡ℎ (37)
obtenidas en el circuito equivalente están dadas mediante las
siguientes ecuaciones: En la región de saturación la corriente drain se expresa mediante
la siguiente ecuación, donde 𝐼𝐼𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑 = 𝐼𝐼𝑑𝑑𝑑𝑑 , y λ es la modulación
𝛿𝛿𝑄𝑄𝐵𝐵𝐵𝐵 de canal:
𝐶𝐶𝐵𝐵𝐵𝐵 = (31) 𝑢𝑢 𝐶𝐶𝑜𝑜𝑜𝑜 𝑊𝑊 2
𝛿𝛿𝑉𝑉𝐵𝐵𝐵𝐵 𝐼𝐼𝑑𝑑𝑑𝑑 = �𝑉𝑉𝑔𝑔𝑔𝑔 − 𝑉𝑉𝑡𝑡ℎ � = 𝐼𝐼𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑 (1 + 𝜆𝜆𝑉𝑉𝑑𝑑𝑑𝑑 )(38)
𝛿𝛿𝑄𝑄𝐵𝐵𝐵𝐵 2𝐿𝐿
𝐶𝐶𝐵𝐵𝐵𝐵 = (32)
𝛿𝛿𝑉𝑉𝐵𝐵𝐵𝐵
Las capacitancias FET se obtienen de los nodos de carga. La
ecuación de carga neutra es la siguiente, en donde 𝑄𝑄𝐺𝐺 es la carga
A partir de las ecuaciones analíticas y los parámetros que
en gate, 𝑄𝑄𝐼𝐼𝐼𝐼𝐼𝐼 es la carga de inversión y 𝑄𝑄𝐷𝐷𝐷𝐷𝐷𝐷 es la carga de
modelan los efectos físicos presentes en el dispositivo, se
agotamiento. Las cargas 𝑄𝑄𝐷𝐷𝐷𝐷𝐷𝐷 𝑦𝑦 𝑄𝑄𝐼𝐼𝐼𝐼𝐼𝐼 están dadas mediante las
construye entonces el circuito equivalente del modelo GP.
siguientes ecuaciones:
Con lo anterior se presentaron los diferentes efectos y
modelamientos obtenidos para obtener los parámetros de
𝑄𝑄𝐺𝐺 + 𝑄𝑄𝐼𝐼𝐼𝐼𝐼𝐼 + 𝑄𝑄𝐷𝐷𝐷𝐷𝐷𝐷 = 0 (39)
modelo, a partir de las ecuaciones analíticas que describen el 1
modelo. 𝑄𝑄𝐷𝐷𝐷𝐷𝐷𝐷 = 𝑊𝑊𝑊𝑊 𝐶𝐶𝑜𝑜𝑜𝑜 ϒ(2𝜃𝜃𝐹𝐹 + 𝑉𝑉𝑠𝑠𝑠𝑠 )2 (40)
Existen diversos modelos para transistores bipolares como 𝑄𝑄𝐼𝐼𝐼𝐼𝐼𝐼 (𝑦𝑦) = −𝑊𝑊𝑊𝑊𝐶𝐶𝑜𝑜𝑜𝑜 �𝑉𝑉𝑔𝑔𝑔𝑔 − 𝑉𝑉𝑡𝑡ℎ − 𝑉𝑉(𝑦𝑦)� (41)
MEXTRAM, HICUM y demás modelos disponibles en CAD,
que modelan diferentes efectos de carga, efectos de
temperatura, unión, y diferentes consideraciones específicas
La ecuación de la carga total está dada mediante la siguiente
para una aplicación específica.
integral:
2
𝑢𝑢𝐶𝐶𝑜𝑜𝑜𝑜 𝑊𝑊 2 𝐿𝐿 2
𝑄𝑄𝐺𝐺 = � �𝑉𝑉𝑔𝑔𝑔𝑔 − 𝑉𝑉𝑡𝑡ℎ − 𝑉𝑉� 𝑑𝑑𝑑𝑑 − 𝑄𝑄𝐷𝐷𝐷𝐷𝐷𝐷 (42)
MODELAMIENTO DE TRANSISTORES UNIPOLARES 𝐼𝐼𝑑𝑑𝑑𝑑 0

Los diferentes modelos CAD para transistores unipolares

MOSFET, FET y tipos de transistores están dados por los
parámetros eléctricos a partir de la capa de inversión, dados por
las siguientes ecuaciones, donde 𝐼𝐼𝑑𝑑𝑑𝑑 es la corriente de canal,
𝑑𝑑𝑉𝑉𝑦𝑦 es el potencia diferencial en el diferencial 𝑑𝑑𝑑𝑑 de caanl, 𝑢𝑢 es
la movilidad, 𝑊𝑊 es el ancho, 𝑄𝑄𝑄𝑄𝑄𝑄𝑄𝑄(𝑦𝑦) es la carga de inversión
como función de y, 𝐶𝐶𝑜𝑜𝑜𝑜 es la capacitancia oxida, 𝑉𝑉𝑉𝑉𝑉𝑉 es el
voltaje gate-source, 𝑉𝑉𝑓𝑓𝑓𝑓 es el voltaje plano, 𝜃𝜃𝐹𝐹 es el potencial de
Fermi, 𝑉𝑉𝑏𝑏𝑏𝑏 es el voltaje bulk- source, y ϒ es el factor dado por
la siguiente expresión:
Modelos más recientes de SPICE para transistores MOSFET
tienen en cuenta otros efectos de interés con predicciones más
precisas a un costo computacional mayor. Por ejemplo, el
modelo Leve2 SPICE model incluye además los efectos de
velocidad de saturación de portadoras, reducción de voltaje de
saturación y degradación en la movilidad de los electrones y
huecos a raíz de los campos eléctricos, mientras que los
modelos Level3 SPICE model incluyen efectos IBL y de
degradación de la movilidad, a un mayor costo computacional.
6
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Los parámetros, regiones de operación y especificaciones
tenidas en cuenta para este modelo básico los describe en detalle
el autor Raghavan [1] en su libro. Existen diferentes modelos y
técnicas de extracción de parámetros para obtener
representaciones equivalentes de un dispositivo, para
determinados efectos que se desean modelar. Algunos autores
como Rudolph [2] y Pedro PEDRO [3], describen en detalle
técnicas alternativas de extracción de parámetros.
La extracción de parámetros es una metodología alternativa a la
caracterización de transistores, en las que se obtiene a partir de
las mediciones experimentales del dispositivo, para
determinados regímenes de operación y bandas de frecuencia
de interés.
Con base en los modelos teóricos descritos anteriormente, los
fabricantes de diferentes transistores y dispositivos utilizados
en el diseño de circuitos de microondas proveen los parámetros
de modelo, el modelo utilizado para caracterizar el transistor en
una banda de operación y el circuito equivalente para simular
los transistores. Entonces es de gran utilidad para los
diseñadores de circuitos de alta potencia familiarizarse con
distintos modelos, los diferentes efectos modelados y su
interpretación física, sus parámetros de modelos y diferentes
circuitos que varían en complejidad y costo computacional,
para lograr caracterizar transistores utilizados en el diseño de
circuitos de microondas.
B. Caracterización de transistor
Existen diferentes criterios para caracterizar el desempeño de
los amplificadores, partiendo de un análisis inicialmente lineal.
Estos criterios permiten obtener información sobre la
estabilidad, ganancias, desempeño de ruido, desacople VSWR,
diferentes caracterizaciones de redes en 2 puertos (parámetros
S, Y, Z), pérdidas de retorno “return loss” y demás criterios que
caracterizan el desempeño eléctrico de un transistor.
Dicho análisis se realizan el dominio lineal de frecuencia, para
el ancho de banda diseño. Del mismo modo, el análisis DC de
las relaciones 𝐼𝐼 − 𝑉𝑉 en el transistor permiten conocer sobre el
comportamiento eléctrico del dispositivo. El autor González [4]
en su libro detalla los criterios de caracterización de
amplificadores de microondas.
EL punto de partida para caracterizar transistores y medir el
desempeño eléctrico de su implementación es realizar un
análisis de estabilidad. Se dice que un transistor es
incondicionalmente estable si a una frecuencia de operación 𝑓𝑓,
si las componentes de impedancias a la entrada y a la salida del
transistor 𝑅𝑅𝑅𝑅(𝑍𝑍𝑍𝑍𝑍𝑍), 𝑅𝑅𝑅𝑅(𝑍𝑍𝑍𝑍𝑍𝑍𝑍𝑍) > 0 son positivas, para una red
de caracterización a la entrada y salida tal que |ΓS | ≤ 1 𝑦𝑦 |ΓL | ≤
1, donde ΓS 𝑦𝑦 ΓL representan los coeficientes de reflexión de la
fuente y la carga, respectivamente.
En el análisis de estabilidad se utilizan diferentes círculos de
estabilidad que definen los valores de г𝐿𝐿 y г𝑠𝑠 que permiten la
estabilidad, es decir aquellos valores en donde la parte real de
las impedancias a la entrada y de salida de la red de 2 puertos
son positivas, lo cual es equivalente que los coeficientes de
reflexión (relación entre onda reflejada y onda transmitida) en
estos puntos sea menor igual a 1. En estas ecuaciones г𝑖𝑖𝑖𝑖 𝑦𝑦 г𝑜𝑜𝑜𝑜𝑜𝑜
representan los coeficientes de reflexión medidos a la entrada y
salida del amplificador. Las variables 𝑆𝑆𝑖𝑖𝑖𝑖 representan los
parámetros S que caracterizan el transistor.
Δ = 𝑆𝑆11 𝑆𝑆22 − 𝑆𝑆12 𝑆𝑆21 (43)
𝑆𝑆11 − Δг𝐿𝐿
|г𝑖𝑖𝑖𝑖| = � � < 1 (44)
1 − 𝑆𝑆22 г𝐿𝐿
𝑆𝑆22 − Δг𝑠𝑠
|г𝑜𝑜𝑜𝑜𝑜𝑜| = � � < 1 (45)
1 − 𝑆𝑆11 г𝑠𝑠
Existen una serie de parámetros en función de la caracterización
de las redes que definen condiciones necesarias para asegurar
estabilidad incondicional de los transistores.
Parámetros de estabilidad
1 − |𝑆𝑆11 |2 − |𝑆𝑆22 |2 + |Δ|2
𝐾𝐾 = (46)
2|𝑆𝑆12 𝑆𝑆21 |
𝐵𝐵1 = 1 + |𝑆𝑆11 |2 − |𝑆𝑆22 |2 − |Δ|2 (47)
𝐵𝐵2 = 1 + |𝑆𝑆22 |2 − |𝑆𝑆11 |2 − |Δ|2 (48)
El parámetros K es el más importante, pues en caso de que sea
menor a 1, la red no puede ser incondicionalmente estable.
Los criterios principales que aseguran estabilidad se enuncian a
continuación:
Criterio 1 𝐾𝐾 > 1 𝑦𝑦 |Δ| < 1 (49)
1−|𝑆𝑆22 |2
Criterio 2 𝐾𝐾 > 1 𝑦𝑦 1 − |𝑆𝑆11 |2 > |𝑆𝑆12 𝑆𝑆21 |𝑦𝑦 > 1 (50)
|𝑆𝑆12 𝑆𝑆21 |
Criterio 3 𝐾𝐾 > 1 𝑦𝑦 𝐵𝐵1 > 0 𝐾𝐾 > 1 𝑦𝑦 𝐵𝐵2 > 0 (51)
1−|𝑆𝑆11 |2
Criterio 4 µ = ∗ Δ�+|𝑆𝑆 𝑆𝑆 | (52)
�𝑆𝑆22 −𝑆𝑆11
12 21
Asimismo, en caso de darse condición de acople conjugado
simultáneo se tiene cuando г𝑖𝑖𝑖𝑖 = г𝑠𝑠 ∗ y г𝐿𝐿 = г𝑜𝑜𝑜𝑜𝑡𝑡 ∗ , en esta
condición la red está perfectamente acoplada, la potencia
entregada por la fuente es igual a la potencia entregada a la
carga, y las ganancias son iguales. Lo anterior corresponde a
reflejar la impedancia óptima extrínseca en el puerto de salida
con respecto al eje –x en la Carta de Smith.
Un segundo criterio de interés al momento de caracterizar
transistores es determinar las relaciones entre las potencias
disponibles e inducidas a lo largo del transistor. Las variables
que cuantifican su desempeño son las ganancias del transistor.
Las ganancias definen las relaciones entre las potencias a lo
largo de los transistores (caracterizados a partir de un análisis
lineal inicialmente) como red 2 puertos y sus respectivos
círculos de acople. A continuación, se presentan las ganancias
de interés a estudiar.
 7
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
C. Análisis de la línea de carga
𝑃𝑃𝑃𝑃
𝐺𝐺𝐺𝐺 = (𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺 𝑜𝑜𝑜𝑜𝑜𝑜𝑜𝑜𝑜𝑜𝑜𝑜𝑜𝑜𝑜𝑜𝑜𝑜𝑜𝑜𝑜𝑜) (53) La línea de carga representa la relación entre la corriente y el
𝑃𝑃𝑃𝑃𝑃𝑃
𝑃𝑃𝑃𝑃 voltaje de salida. El análisis de la línea de carga permite
𝐺𝐺𝐺𝐺 = (𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺 𝑑𝑑𝑑𝑑𝑑𝑑 𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡) (54) determinar el punto de operación, diferentes regiones de
𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃
𝑃𝑃 𝐴𝐴𝐴𝐴𝐴𝐴 operación, carga óptima (en análisis lineal de dispositivos) y
𝐺𝐺𝐺𝐺 = (𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺𝐺 𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑)(55) comportamiento del amplificador para diferentes regiones de
𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃
excitación. El autor Gilmore [5] propone un desarrollo de
Asimismo, se tiene que las Potencias 𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃, 𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃 representan análisis lineal de la línea de carga para determinar los requisitos
la potencia entregada a la carga en condición de acople eléctricos, capacidades eléctricas mínimas y propiedades que
conjugado г𝐿𝐿 = г∗ 𝑜𝑜𝑜𝑜𝑜𝑜 mientras que 𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃 representa la deben satisfacer transistores, como se muestra a continuación.
potencia suministrada por la fuente cuando г𝑖𝑖𝑖𝑖 = г𝑠𝑠 ∗ .
Es decir, cuando la carga está acoplada en conjugado con el
coeficiente de reflexión de la carga, y cuando la entrada está
acoplada en conjugado con el coeficiente de entrada a la red.
Dicha condición se denomina conjugado simultaneo.

Entonces, las relaciones de ganancias, en términos de la

caracterización del transistor se define a continuación:

1 − |г𝑠𝑠|2 2
1 − |г𝐿𝐿|2
𝐺𝐺𝐺𝐺 = |𝑆𝑆 | (56)
|1 − 𝑆𝑆11 г𝑠𝑠|2 21 |1 − г𝑜𝑜𝑜𝑜𝑜𝑜 г𝐿𝐿|2
1 2
1 − |г𝐿𝐿|2
𝐺𝐺𝐺𝐺 = |𝑆𝑆 21 | (57)
1 − |г𝑖𝑖𝑖𝑖|2 |1 − 𝑆𝑆22 г𝐿𝐿|2
2
1 − |г𝑠𝑠| 1
𝐺𝐺𝐺𝐺 = |𝑆𝑆21 |2 (58)
|1 − 𝑆𝑆11 г𝑠𝑠| 2 1 − |г𝑜𝑜𝑢𝑢𝑡𝑡|2

Finalmente, para medir el desempeño del circuito se utiliza el

factor VSWR como medida de desacople. Esto es el VSWR
cuantifica qué tan desacoplada está la señal en los puertos de
entrada y salida, en relación con la impedancia característica de
puerto que en un ambiente controlado de diseño de
amplificadores RF es 𝑍𝑍𝑜𝑜 = 50Ω. A medida que 𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉 tienda a
1, al señal se encuentra óptimamente acoplada. A medida que Figura 3: Comparación de línea de carga.
se aleje de este valor, el desacople de señal es mayor y puede Amplificador clase A y clase B. Tomado de Gilmore [5]
afectar el desempeño de las ganancia, rendimiento y eficiencia
del circuito de microondas.
Se introduce la impedancia de carga, que define la ecuación de
Las expresiones que ilustran esto se enuncian a continuación: la línea de carga load-line:
Γin − Γs ∗
|Γa| = � � (59) 𝑉𝑉𝑂𝑂 𝑉𝑉𝐷𝐷𝐷𝐷 − 𝑉𝑉𝐷𝐷𝐷𝐷
1 − Γin Γs 𝑍𝑍𝐿𝐿 = = 𝐼𝐼𝑄𝑄 − (63)
Γout − ΓL∗ 𝐼𝐼𝑜𝑜 𝑍𝑍𝐿𝐿
|Γb| = � � (60) La ecuación anterior muestra cómo cambia la corriente de
|1 − Γout ΓL
salida 𝐼𝐼𝐷𝐷 con el voltaje 𝑉𝑉𝐷𝐷𝐷𝐷 , entonces se impone la restricción
de que la corriente drain y el voltaje deben seguir la línea de
Las respectivas relaciones son:
carga ecuación anterior. Cuando el voltaje es 𝑉𝑉𝐷𝐷𝐷𝐷 = 𝑉𝑉𝐷𝐷𝐷𝐷
1 + |Γa| entonces la corriente
−1
𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉 = (61) 𝐼𝐼𝐷𝐷 = 𝐷𝐷𝑄𝑄 . Si 𝑍𝑍𝐿𝐿 = 𝑅𝑅𝐿𝐿 la pendiente de la a línea de carga es .
1 − |Γa| 𝑅𝑅𝐿𝐿
Entonces la línea de carga es la relación entre la corriente de
1 + |Γb| salida 𝐼𝐼𝐷𝐷𝐷𝐷 y el voltaje 𝑉𝑉𝐷𝐷𝐷𝐷 . Las siguientes son algunas
𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉 = (62) restricciones de la línea de carga. Entonces la línea de carga es
1 − |Γb|
la relación entre el voltaje de carga y la corriente de carga a
través de la carga.
8
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
1. El voltaje mínimo es el voltaje knee, 𝑉𝑉𝑆𝑆𝑆𝑆𝑆𝑆 cerca a 0. la ganancia 𝐺𝐺𝐺𝐺, la eficiencia de salida 𝑛𝑛𝐷𝐷 y la potencia añadida
2. El voltaje máximo se limita por el voltaje breakdown. PAE es 𝑛𝑛𝑃𝑃𝑃𝑃𝑃𝑃 :
3. La corriente drain mínima es 0 y no puede ser
negativa. 𝑃𝑃𝑜𝑜𝑜𝑜𝑜𝑜 𝑅𝑅𝑅𝑅
𝑛𝑛𝐷𝐷 = (67)
4. La corriente máxima en drain es 𝐼𝐼𝑀𝑀𝑀𝑀𝑀𝑀 𝑃𝑃𝐷𝐷𝐷𝐷

𝑃𝑃𝑜𝑜𝑜𝑜𝑜𝑜 − 𝑃𝑃𝑖𝑖𝑖𝑖 1
Como se ve en la Figura 5 todas las cargas 𝑅𝑅𝑖𝑖 pasan por el 𝑛𝑛𝑃𝑃𝑃𝑃𝑃𝑃 = = 𝑛𝑛 �1 − � (68)
𝑃𝑃𝐷𝐷𝐷𝐷 𝐺𝐺𝐺𝐺
voltaje de polarización del circuito, donde la polarización
es 𝑉𝑉𝐷𝐷𝐷𝐷 , 𝐼𝐼𝑄𝑄 .
El voltaje está restringido sobre la línea de carga de 𝑉𝑉𝑑𝑑𝑑𝑑 la Entonces la eficiencia de salida es relación en las mediciones
curva de VSAT . Cuando el voltaje gate cambia en la de la potencia de salida medido en el puerto de salida de la señal
𝐼𝐼
dirección a pinch-off la corriente drain cae hacia 𝑀𝑀𝑀𝑀𝑀𝑀 a 0. RF en la componente fundamental, con respecto a la potencia
2
Y el voltaje cambia de 𝑉𝑉𝐷𝐷𝐷𝐷 𝑎𝑎 2(𝑉𝑉𝐷𝐷𝐷𝐷 − 𝑉𝑉𝑆𝑆𝑆𝑆𝑆𝑆 ) . DC de entrada en el transistor.
La función de la resistencia RF choke permite variar el La figura de potencia añadida PAE es entonces la relación que
voltaje del colector a casi el doble del voltaje. Esto es un mide la potencia de salida 𝑃𝑃𝑜𝑜𝑅𝑅𝑅𝑅 con relación a la potencia de
amplificador clase A con línea de carga en la región activa entrada 𝑃𝑃𝑃𝑃𝑛𝑛𝑅𝑅𝑅𝑅 necesaria para alcanzar estos niveles de potencia
del amplificador. La resistencia de salida es: entregada. En la Figura 4 se observan las relaciones entre
algunas de las principales variables de desempeño tenidas en
2(𝑉𝑉𝐷𝐷𝐷𝐷 − 𝑉𝑉𝑆𝑆𝑆𝑆𝑆𝑆 ) cuenta en el diseño de amplificadores de alta potencia.
𝑅𝑅𝑂𝑂𝑂𝑂 = (64)
𝐼𝐼𝑀𝑀𝑀𝑀𝑀𝑀 Se observa en la gráfica de barrido de potencia la
dependencia de la potencia de salida 𝑃𝑃𝑜𝑜 , eficiencia 𝑛𝑛𝐷𝐷 , factor de
potencia añadida en relación así como también la potencia en
el punto de compresión de 1 − 𝑑𝑑𝑑𝑑.
D. Variables de desempeño

Las principales variables de desempeño descritas por diversos

autores como Reynaert, Gilmore y Cripps [6,5,7] tenidas en
cuenta se describen a continuación.

La potencia de salida es la potencia RF de la señal a la salida

del amplificador. Constituye uno de los principales requisitos
de diseño tenidos en cuenta al momento de diseñar
amplificadores de alta potencia. Su expresión está dada
mediante la siguiente ecuación, que es la potencia de salida
promedio en la frecuencia fundamental.

Donde 𝑉𝑉𝑉𝑉 es el voltaje de salida pico y 𝑅𝑅𝑅𝑅 es la carga.

𝑉𝑉𝑜𝑜 2
𝑃𝑃𝑜𝑜𝑅𝑅𝑅𝑅 = (65)
2𝑅𝑅𝑅𝑅

La potencia promedio fundamental es la potencia de salida solo

en la frecuencia fundamental:

𝑉𝑉𝑜𝑜 2
𝑃𝑃𝑜𝑜𝑓𝑓𝑓𝑓 = (66)
2𝑅𝑅𝑅𝑅

La eficiencia de salida es la relación entre la potencia de salida

RF de la componente fundamental 𝐹𝐹1 y la potencia DC a la Figura 4: Barrido de potencia. Medición de las principales
entrada del transistor, mientras que la potencia añadida PAE es variables de desempeño en el diseño de amplificadores de alta
la razón entre la diferencia de potencia de salida y entrada, y la potencia.
potencia DC a la entrada. Medición de potencia de salida 𝑛𝑛𝐷𝐷 , potencia añadida 𝑛𝑛𝑃𝑃𝑃𝑃 ,
Las ecuaciones de estas variables están dispuestas en las potencia medida en el punto de compresión de 1dB 𝑝𝑝𝑜𝑜−1𝑑𝑑𝑑𝑑 .
siguientes ecuaciones, en estas la potencia de salida 𝑃𝑃𝑃𝑃𝑃𝑃𝑡𝑡𝑅𝑅𝑅𝑅 la Dependencia de las variables de desempeño en función de la
potencia de la componente DC 𝑃𝑃𝐷𝐷𝐷𝐷 , la potencia de entrada 𝑃𝑃𝑖𝑖𝑖𝑖 , potencia de entrada 𝑃𝑃𝑖𝑖𝑖𝑖 .
Tomado de Gilmore [5]

METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
En la gráfica de barrido de potencia se observa que el punto
máximo de la relación 𝑃𝑃𝑃𝑃 − 𝑃𝑃𝑃𝑃𝑃𝑃 ocurre en el punto de
compresión 1 − 𝑑𝑑𝑑𝑑, esto es el límite donde la potencia de salida
es máxima pero la potencia de entrada es suficientemente
pequeña para asegurar mayor eficiencia.
Para los amplificadores clase A y amplificadores de
conducción continua, el punto de compresión 1𝑑𝑑𝑑𝑑 es el punto
de potencia −1𝑑𝑑𝑑𝑑 debajo de la potencia máxima entregada por
el amplificador. Este punto es de interés en dispositivos
altamente lineales porque en esta potencia de compresión se
puede asumir un comportamiento lineal del dispositivo.
Del mismo la potencia de saturación es la potencia máxima
entregada por el amplificador cunado opera en la región
profunda de saturación, lejos de la región de corte. Estos 2
puntos de potencias medidas son de interés en las técnicas de
sintonización loadpull y obtención de contornos loadpull.
La potencia de conversión 𝑛𝑛𝐶𝐶𝐶𝐶𝐶𝐶𝐶𝐶 mide el desempeño de un
amplificador diseñado para convertir potencia DC a la potencia
de salida RF. En seguida se presenta su ecuación, donde 𝑃𝑃𝑜𝑜 , 𝐴𝐴𝐴𝐴𝐴𝐴
es la potencia de todos los componentes fundamental y de orden
superior, y 𝑃𝑃𝐷𝐷𝐷𝐷,𝑃𝑃𝑃𝑃 es la potencia DC a la entrada del
amplificador diseñado.
𝑃𝑃𝑜𝑜,𝐴𝐴𝐴𝐴𝐴𝐴
𝑛𝑛𝐶𝐶𝐶𝐶𝐶𝐶𝐶𝐶 = (69)
𝑃𝑃𝐷𝐷𝐷𝐷,𝑃𝑃𝑃𝑃
El punto que maximiza las mediciones de la potencia añadida
PAE generalmente en el punto de compresión 1-dB.
Además, para análisis cuasi-lineares de los amplificadores de
modo de operación continua, el punto de compresión 1-dB es la
región donde el comportamiento del transistor, a partir de las
curvas 𝐼𝐼 − 𝑉𝑉 y las líneas de carga es casi lineal, los efectos de
distorsión de las señales son mínimos.
La ganancia es una de las variables de desempeño de mayor
interés el diseño de circuitos de amplificación de alta eficiencia.
Como le describe el autor Reynaert[6] en su libro, la ganancia
𝐺𝐺𝐺𝐺 es la relación entre las potencia de entrada y salida de la
señal RF (en la componente fundamental medida normalmente)
, ya que para generar la conducción de un amplificador se
requiere siempre de una potencia de entrada RF.
La expresión de la figura de mérito está dada por:
𝑃𝑃𝑜𝑜,𝑅𝑅𝑅𝑅
𝐺𝐺𝐺𝐺 = 10 𝑙𝑙𝑙𝑙𝑙𝑙 (70)
𝑃𝑃𝑖𝑖𝑖𝑖,𝑅𝑅𝑅𝑅
𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃 = 𝐺𝐺 𝑃𝑃𝑖𝑖𝑖𝑖 (71)
La potencia disipada por el transistor está dada por la ecuación.
En esta ecuación la variable 𝑃𝑃𝑜𝑜,𝑅𝑅𝑅𝑅 es la componente
fundamental de la potencia de salida.
𝑃𝑃𝐷𝐷𝐷𝐷𝐷𝐷 = 𝑃𝑃𝐷𝐷𝐷𝐷 − 𝑃𝑃𝑃𝑃𝑅𝑅𝑅𝑅 (72)
9
Tanto Reynaert, Cripps y Gilmore concluyen que, en el
diseño de amplificadores de alta potencia las variables de
desempeño de mayor interés son la potencia de salida, la
eficiencia, la potencia añadida, la potencia disipada entre otras.
El propósito de los amplificadores de alta potencia es en últimas
entregar la mayor potencia posible, aumentando la eficiencia
del amplificador y disminuir las pérdidas por disipación y
efectos de distorsión.
En adelante en el documento, cuando se sugiera realizar el
cálculo de las variables de desempeño, se sugiere aplicar las
ecuaciones 65-72, tanto para el cálculo teórico como para la
extracción matemática de estos valores a partir de las curvas de
desempeño del amplificador.
E. Principales clases de amplificadores de alta potencia
En esta sección se introducen los 2 modos de operación
principales de amplificadores de alta potencia:
el modo de operación continua y el modo de operación switch.
Se presentan diferentes modelos de las relaciones de voltaje y
corriente de los amplificadores, así como sus componentes
armónicas generados. Se realiza el cálculo teórico de las
principales variables de desempeño. El objetivo es presentar el
fundamento teórico de las relaciones 𝐼𝐼 − 𝑉𝑉 así como las
principales variables de desempeño en las diferentes clases de
amplificadores, así como las características de forma de onda,
conducción, supresión de armónicos, modo de operación y
principales propiedades de los amplificadores.
MODO DE OPERACIÓN CONTINUA
En primer lugar, para comprender la conducción inducida en las
diferentes clases de amplificadores de alta potencia es necesario
explicar el ángulo de conducción, o desfasamiento generado a
los transistores.
Si se aplica un voltaje de entrada sinusoidal con pico 𝑉𝑉1 y
voltaje polarización 𝑉𝑉𝑏𝑏 , entonces
𝑉𝑉𝑖𝑖𝑖𝑖 = 𝑉𝑉𝑏𝑏 + 𝑉𝑉1 𝑐𝑐𝑐𝑐𝑐𝑐 𝑤𝑤𝑤𝑤 (73)
El voltaje offset es la diferencia entre el voltaje umbral 𝑉𝑉𝑡𝑡ℎ y el
voltaje de polarización.
𝑉𝑉𝑥𝑥 = 𝑉𝑉𝑡𝑡ℎ − 𝑉𝑉𝑏𝑏 (74)
Entonces hay conducción cuando el voltaje pico de entrada 𝑉𝑉1
es mayor que 𝑉𝑉𝑥𝑥 .
𝑉𝑉𝑥𝑥
𝜃𝜃 = 𝑐𝑐𝑐𝑐𝑐𝑐 −1
(75)
𝑉𝑉1
Entonces el ángulo de conducción se define como
𝛼𝛼 = 2𝜃𝜃 (76)
El ángulo de conducción es el número de grados que está
desfasado el voltaje pico de entrada 𝑉𝑉1 con respecto al voltaje
umbral 𝑉𝑉𝑡𝑡ℎ .
10
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

Entonces el ángulo de conducción es el ángulo entre el voltaje

offset 𝑉𝑉𝑉𝑉 = 𝑉𝑉𝑉𝑉ℎ − 𝑉𝑉𝑉𝑉 y el voltaje de entrada con pico 𝑉𝑉1.
Entonces la conducción depende de la polarización y del voltaje
de entrada. [5]

Asimismo, el ángulo de conducción α genera contribuciones

equitativas de la frecuencia fundamental. Del mismo modo la
componente de frecuencia DC disminuye a medida que el
ángulo de conducción es reducido, entonces el desfasamiento
entre las señales de excitación y polarización, genera los
componentes en las frecuencias armónicas que describen el
funcionamiento no lineal de los amplificadores de potencia [7].

Clase A

Los amplificadores clase A son la principal clase de

amplificadores de potencia. Son aquellos que amplifican la
potencia lineal del transistor con la mínima distorsión posible.
El ángulo de conducción que desfasa la señales, induciendo la
conducción en los amplificadores para esta clase es 𝛼𝛼 = 0°, es
decir que la fase del voltaje offset 𝑉𝑉𝑉𝑉 y la fase del voltaje de
polarización 𝑉𝑉𝑉𝑉 se encuentran en fase. Los amplificadores clase Figura 5: Amplificador Clase A simple.
A están polarizados de modo que se opera en la región activa. Tomado de Maas [8]

Par este tipo de amplificadores cuyo comportamiento se
puede aproximar a casi lineal y la distorsión es mínima un
análisis cuasi-lineal para modelar el comportamiento de las
relaciones 𝐼𝐼 − 𝑉𝑉 en el amplificador resulta adecuado.
Las aplicaciones de los amplificadores Clase A es de alta
potencia con mínima distorsión, alta ganancia lineal, alta
potencia, al costo de una baja eficiencia y pérdidas
significativas de la potencia entregada.
En la Figura 5 se presenta un circuito de amplificador Clase
A simple introducido por el autor Maas [8] para introducir estas
topologías básicas.
Las redes de conducción en este modo de operación consiste de
un transistor FET, un circuito sintonizado y la carga 𝑅𝑅𝑅𝑅 de
modo que el circuito es resonante a la frecuencia de excitación
de la señal de entrada, esto es la red de conducción propuesta
es el circuito resonante compuesto por la capacitancia e
inductancia en paralelo. Cuando el voltaje de excitación es
aplicado en gate, entonces se genera un componente de señal
RF de salida en el terminal drain del transistor, y la señal RF
pasa por completo en la carga 𝑅𝑅𝐿𝐿 en la carga de excitación,
entonces el voltaje de salida de la señal RF en el drain está dado
por la siguiente ecuación:
𝑉𝑉𝐿𝐿 (𝑡𝑡) = 𝜟𝜟𝑽𝑽𝒅𝒅 (𝒕𝒕) = −𝜟𝜟𝑰𝑰𝒅𝒅 𝑹𝑹𝑳𝑳 (𝟕𝟕𝟕𝟕)
El siguiente desarrollo de las ecuaciones de las diferentes
variables de desempeño lo desarrolla en detalle el autor Maas
[8] en su libro. En esta sección se presentan las principales
ecuaciones y análisis sobre las expresiones encontradas, ya que
los amplificadores Clase A son el punto de partida en el proceso
de diseño de diferentes circuitos de amplificación de alta
potencia.
En este caso, la potencia entregada de la señal RF
𝑃𝑃𝑜𝑜 es máxima cuando la componente RF del voltaje de carga
𝑉𝑉𝐿𝐿 (𝑡𝑡) = 𝛥𝛥𝑉𝑉𝑑𝑑 (𝑡𝑡) y el valor de la corriente es 𝐼𝐼𝐿𝐿 (𝑡𝑡) = −𝛥𝛥𝐼𝐼𝑑𝑑 (𝑡𝑡)
son máximos. Dichas estas condiciones se alcanzan cuando
𝑉𝑉 𝑉𝑉
𝑅𝑅𝐿𝐿 = 𝑚𝑚𝑚𝑚𝑚𝑚 = 𝑑𝑑𝑑𝑑. Entonces si 𝑉𝑉𝑠𝑠 y 𝑉𝑉𝑔𝑔𝑔𝑔 se escogen
𝐼𝐼𝑚𝑚𝑚𝑚𝑚𝑚 𝐼𝐼𝑑𝑑𝑑𝑑
apropiadamente, el voltaje de drain varia de 0 − 2𝑉𝑉𝑑𝑑𝑑𝑑 , y la
corriente de drain varía de 0 − 2𝐼𝐼𝑑𝑑𝑑𝑑 .
Estos rangos de operación determinan la línea de carga y el
funcionamiento del amplificador, a partir de los valores pico de
las señales de corriente y voltaje.
Como se ha mencionado anteriormente, para los
amplificadores en modo de operación de onda continua, con
baja conducción y distorsión mínima presente, es decir que sus
relaciones 𝐼𝐼 − 𝑉𝑉 tienen su componente dominante en la
frecuencia DC y fundamental de excitación, el análisis cuasi-
lineal es suficiente para evaluar el desempeño del transistor de
alta potencia. En la Figura 6 se muestran las formas de onda de
voltaje y corriente a la salida. Las formas de onda que presentan
las señales medidas determinan la conducción del amplificador.
[8].

METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Como se puede observar en la Figura 6 la forma de onda
característica de los amplificadores clase A es continua
Figura 6: Formas de onda Amplificador Clase A simple.
Tomado de Maas [8]
La potencia de salida en la carga en estas condiciones está dada
por la siguiente expresión:
𝑃𝑃𝐿𝐿 = 0.5|𝑉𝑉𝐿𝐿 (𝑡𝑡)||𝐼𝐼𝐿𝐿 (𝑡𝑡)| = 0.5 𝑉𝑉𝑑𝑑𝑑𝑑 𝐼𝐼𝑑𝑑𝑑𝑑 (78)
La expresión de la potencia entregada a la carga, en términos
de los valores pico de voltaje y corriente están dados por la
siguiente ecuación:
1 1 1 1
𝑃𝑃𝐿𝐿 = � 𝑉𝑉𝑚𝑚𝑚𝑚𝑚𝑚 � � 𝐼𝐼𝑚𝑚𝑚𝑚𝑚𝑚 � = 𝑉𝑉𝑚𝑚𝑚𝑚𝑚𝑚 𝐼𝐼𝑚𝑚𝑚𝑚𝑚𝑚 (79)
2 2 2 8
Dado el modo de operación continuo, que describe el
comportamiento de las formas de onda de la Figura
anteriormente mostrada. El objetivo de las redes de conducción
es modificar el comportamiento de estas señales para mejorar
las propiedades del amplificador de potencia.
Del mismo modo, en conducción continua la componente DC
de la corriente se mantiene constante en un valor teórico,
entonces la potencia DC está dada por 𝑃𝑃𝐷𝐷𝐷𝐷 = 𝑉𝑉𝑑𝑑𝑑𝑑 𝐼𝐼𝑑𝑑𝑑𝑑 , donde
𝑉𝑉𝑑𝑑𝑑𝑑 , 𝐼𝐼𝑑𝑑𝑑𝑑 son el voltaje y la corriente DC en el drain.
11
Entonces la eficiencia teórica del circuito simple de la
Figura 5 clase A está dada por:
𝑃𝑃𝐿𝐿 0,5 𝑉𝑉𝑑𝑑𝑑𝑑 𝐼𝐼𝑑𝑑𝑑𝑑
𝑛𝑛 = = = 50% (80)
𝑃𝑃𝐷𝐷𝐷𝐷 𝑉𝑉𝑑𝑑𝑑𝑑 𝐼𝐼𝑑𝑑𝑑𝑑
Con base en la expresión anterior, se concluye que el
amplificador clase A simple alcanza una eficiencia máxima
nominal de 50%, esto es la mitad de la potencia DC a la entrada
es disipada en el transistor. Entonces los amplificadores clase A
disipan una gran cantidad de potencia y su eficiencia es
relativamente baja a comparación de otras clases de
amplificadores, sin embargo, presentan una alta ganancia y
potencia de salida.
Para realizar el análisis cuasi-lineal en los amplificadores de
conducción continua, es necesario realizar el diseño de los
valores óptimos de corriente y voltaje para una carga dada a
partir de la línea de carga. A continuación, se presenta el
desarrollo de un análisis lineal propuesto por Gilmore [5] en su
libro.
En este modo de operación el régimen del transistor es
operación activa, entonces para diseñar un aplicador clase A, se
requiere polarizar el transistor en la región activa de operación,
esto es si el transistor es bipolar (BJT/HBT) se debe
polarización en la región activa de amplificación, mientras que
si el transistor es unipolar (FET/HEMT), entonces se debe
polarización en saturación.
La corriente de salida está dada mediante la siguiente
expresión, en este caso del transistor MESFET simple.
𝐼𝐼𝐷𝐷 = 𝐼𝐼𝑄𝑄 + 𝐼𝐼𝑀𝑀𝑀𝑀𝑀𝑀 𝑐𝑐𝑐𝑐𝑐𝑐 𝑤𝑤𝑤𝑤 (81)
Entonces el valor máximo de la corriente, se limita a la corriente
del punto Q y la corriente pico:
𝐼𝐼𝑄𝑄 + 𝐼𝐼𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃 ≤ 𝐼𝐼𝑀𝑀𝑀𝑀𝑀𝑀 (82)
𝐼𝐼𝑀𝑀𝑀𝑀𝑀𝑀 ≤ 𝐼𝐼𝑄𝑄 (83)
Entonces por el análisis de línea de carga el amplificador opera
en el punto de conducción, el rango de corriente es entre 0 −
𝐼𝐼
𝐼𝐼𝑀𝑀𝑀𝑀𝑀𝑀 . El valor de la corriente del punto Q es 𝐼𝐼𝑄𝑄 = 𝑀𝑀𝑀𝑀𝑀𝑀 .
2
Suponiendo una carga resistiva 𝑅𝑅𝐿𝐿 entonces la ecuación del
voltaje drain está dada por:
𝑉𝑉𝐷𝐷 = 𝑉𝑉𝑉𝑉𝑉𝑉 + 𝐼𝐼𝑀𝑀𝑀𝑀𝑀𝑀 𝑅𝑅𝐿𝐿 𝑐𝑐𝑐𝑐𝑐𝑐 𝑤𝑤𝑤𝑤 (84)
Suponiendo un voltaje de salida (voltaje drain)
𝑉𝑉𝐷𝐷 = 𝑉𝑉𝑆𝑆𝑆𝑆𝑆𝑆 (𝑚𝑚𝑚𝑚𝑚𝑚) entonces el valor del voltaje pico a la salida
de la línea de carga es:
12
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

𝑉𝑉𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃 = 𝐼𝐼𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃 𝑅𝑅𝐿𝐿 ≤ 𝑉𝑉𝐶𝐶𝐶𝐶 − 𝑉𝑉𝑆𝑆𝑆𝑆𝑆𝑆 (85)

Con base en el fundamento teórico se observa como el autor
Maas [8] realiza el desarrollo analítico de las relaciones 𝐼𝐼 − 𝑉𝑉
La potencia DC está dada por la siguiente ecuación: a partir de los valores pico y las formas de onda resultantes,
1
obteniendo una potencia máxima de 𝑃𝑃𝑜𝑜𝑜𝑜𝑜𝑜 = 𝑉𝑉𝑚𝑚𝑚𝑚𝑚𝑚 𝐼𝐼𝑚𝑚𝑚𝑚𝑚𝑚 y una
8
𝑃𝑃𝐷𝐷𝐷𝐷 = 𝐼𝐼𝑄𝑄 𝑉𝑉𝐶𝐶𝐶𝐶 (86) 0,5 𝑉𝑉𝑑𝑑𝑑𝑑 𝐼𝐼𝑑𝑑𝑑𝑑
2 eficiencia de 𝑛𝑛 = = 50% , el autor Gilmore [5]
𝐼𝐼𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝 𝑅𝑅𝐿𝐿 𝑉𝑉𝑑𝑑𝑑𝑑 𝐼𝐼𝑑𝑑𝑑𝑑
𝑃𝑃𝑅𝑅𝑅𝑅 = (87) desarrolla a partir de la conducción y la polarización, las
2
componentes DC y fundamentales de las relaciones de voltaje
La eficiencia del amplificador, con base en las expresiones y corriente, obteniendo el mismo valor de eficiencia teórica
𝐼𝐼 (𝑉𝑉 −𝑉𝑉 )
anteriores está dada por: máxima de 50% y la potencia óptima de 𝑃𝑃𝑂𝑂𝑂𝑂𝑂𝑂 = 𝑄𝑄 𝐶𝐶𝐶𝐶 𝑆𝑆𝑆𝑆𝑆𝑆 ,
2
2
con base en el análisis de la línea de carga, para un voltaje de
𝐼𝐼𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝 𝑅𝑅𝐿𝐿 saturación teórico 𝑉𝑉𝑆𝑆𝑆𝑆𝑆𝑆 = 0𝑉𝑉.
2
𝑃𝑃𝑜𝑜,𝑅𝑅𝑅𝑅 2 𝐼𝐼𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝 𝑅𝑅𝐿𝐿
𝑛𝑛 = = = ≤ 50% (88)
𝑃𝑃𝐷𝐷𝐷𝐷 𝐼𝐼𝑄𝑄 𝑉𝑉𝐶𝐶𝐶𝐶 2 𝐼𝐼𝑄𝑄 𝑉𝑉𝑉𝑉𝑉𝑉
Del mismo modo, el autor Cripps [7] concluye sobre las
aplicaciones altamente lineales, idealizadas y dificultad de
La eficiencia máxima se obtiene cuando se tienen las implementación práctica de estos circuitos en ambientes
mediciones de corriente y voltaje máximos dados. Las controlados, así como las pérdidas significativas de potencia a
ecuaciones de la potencia y la eficiencia óptima se presentan a partir del análisis de la línea de carga, así como la importancia
continuación: de corroborar las formas de ondas continuas suaves al momento
de implementar estos circuitos de amplificación.
𝐼𝐼𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃 𝑉𝑉𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃 𝐼𝐼𝑄𝑄 (𝑉𝑉𝐶𝐶𝐶𝐶 − 𝑉𝑉𝑆𝑆𝑆𝑆𝑆𝑆 )
𝑃𝑃𝑂𝑂𝑂𝑂𝑂𝑂 = , 𝑀𝑀𝑀𝑀𝑀𝑀 = (89)
2 2 Entonces se concluye que las formas de ondas resultantes de la
𝑃𝑃𝑂𝑂𝑂𝑂𝑂𝑂 𝑉𝑉𝐶𝐶𝐶𝐶 − 𝑉𝑉𝑆𝑆𝑆𝑆𝑆𝑆
𝑛𝑛𝑀𝑀𝑀𝑀𝑀𝑀 = = (89) línea de carga para el amplificador son continuas y suaves,
𝑃𝑃𝐷𝐷𝐷𝐷 2𝑉𝑉𝐶𝐶𝐶𝐶 sinusoidales en función de la señal RF conducida a la entrada,
mientras que la corriente y el voltaje son máximos en el punto
El cálculo de las demás variables de desempeño se presenta óptimo. Los diseños de amplificadores clase A buscan la
a continuación. máxima potencia entregada, la máxima señal de voltaje a la
salida, la mayor ganancia lineal entregada pero la eficiencia es
La potencia instantánea está dada por moderada, las pérdidas por disipación de la energía y las
resistencias térmicas son considerables.
𝑃𝑃𝑃𝑃 = 𝑉𝑉𝑜𝑜 𝐼𝐼𝑜𝑜 = 𝑉𝑉𝑚𝑚𝑚𝑚𝑚𝑚 𝐼𝐼𝑚𝑚𝑚𝑚𝑚𝑚 (90)

AMPLIFICADORES DE ANGULO DE CONDUCCIÓN

La potencia promedio en la frecuencia fundamental está dada REDUCIDO
por:

2
En la sección anterior se presentaron topologías simples de
𝑉𝑉𝑚𝑚𝑚𝑚𝑚𝑚 amplificadores clase A con aplicación de entrega de potencia
𝑃𝑃𝑜𝑜,𝐷𝐷𝐷𝐷 = (91)
2𝑅𝑅𝑅𝑅 alta en la carga, así como se desarrolló un análisis cuasi-lineal
para modelar teóricamente el desempeño de sus principales
La ganancia que es la relación entre las potencias de entrada variables de desempeño, a partir de relacionar los fundamentos
y salida RF, está dada por la siguiente expresión: teóricos expuestos por diversos autores.
2
𝐼𝐼𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝 𝑅𝑅𝐿𝐿 En esta sección se introducen los amplificadores con
𝐺𝐺𝐺𝐺 = 10 𝑙𝑙𝑙𝑙𝑙𝑙 2 (92) conducción de ángulo reducido. Estos amplificadores se
𝑃𝑃𝑖𝑖𝑖𝑖,𝑅𝑅𝑅𝑅 caracterizan porque se realiza el desfasamiento de las señales
de voltaje de excitación y voltaje umbral, para generar un
Para modos de conducción continua la ganancia 𝐺𝐺𝐺𝐺 es óptima régimen de conducción específico.
en el punto de compresión 1-dB . Entonces con base en lo
anterior la eficiencia máxima teórica de un amplificador clase La conducción inducida genera entonces modos de operación
A es 50%. en ciclo y cambios en las formas de onda de las señales
Cuando el voltaje de saturación 𝑉𝑉𝑆𝑆𝑆𝑆𝑆𝑆 = 0𝑉𝑉 entonces la pérdida obtenidas en la salida. Del mismo modo dependiendo de la
de potencia es significativa. conducción y las redes de conducción implementadas se
generan diferentes componentes armónicas que afectan las
relaciones 𝐼𝐼 − 𝑉𝑉 en los amplificadores.
 13
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

En esta sección se introducen las principales clases de

amplificadores con conducción de ángulo reducido, se modelan
expresiones físicas y matemáticas de sus variables de
desempeño teóricas, se contrastan las diferentes componentes y
modos de operación, también se presentan artículos técnicos de
aplicación que corroboran el modelamiento de las clases de
amplificadores presentadas, a partir de diversos diseños y
topologías de conducción para diferentes clases de
amplificación.

En punto de partida para entender el modelamiento físico y

matemático de los amplificadores con ángulo de conducción
inducido es comprender el fenómeno de conducción, a partir de
las formas de ondas resultantes

En la Figura 7 se presentan las formas de onda de voltaje de

excitación a la entrada 𝑉𝑉𝑉𝑉 y corriente de salida 𝐼𝐼𝑑𝑑 para un
transistor de potencia FET nominal. El voltaje de salida oscila
entre el voltaje de saturación 𝑉𝑉𝑆𝑆𝑆𝑆𝑆𝑆 y el voltaje máximo 𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉
dado por los parámetros eléctricos del transistor. Cuando se
induce la conducción en los transistores entonces una
componente de la señal RF de excitación es generada más allá
del punto de corte cuttoff del transistor 𝑉𝑉𝑡𝑡 , en la región negativa
del ciclo RF de la señal.
Para alcanzar estos niveles de conducción de la corriente hasta
el punto de corriente máximo en saturación, entonces el nivel
de conducción debe ser aumentado. El autor Mass [8] en su
libro propone una serie de herramientas cuantitativas para
explicar el fenómeno de conducción a partir de las señales de
voltaje y corriente requeridas para inducir la conducción.
Asimismo, presenta las principales componentes de las señales
de corriente y voltaje para diferentes modos de conducción, es
decir para diferentes clases de amplificadores con ángulo de
conducción reducido. A continuación, se desarrollan las
ecuaciones y modelamientos más relevantes y se recomienda al
lector remitirse a esta sección para profundizar en detalle el
modelamiento teórico de las componentes presentes en estos
amplificadores.
Con base en la Figura 7, se observa que la señal requerida para
inducir la conducción que satisface los niveles de conducción
requeridos (con base en el punto de saturación de corriente a la
salida) está dada por la siguiente ecuación:
𝑉𝑉𝑉𝑉 = 1 − 𝑉𝑉𝑞𝑞 (93)
Figura 7 : Desfase de las señales de voltaje de excitación a la
entrada 𝑉𝑉𝑔𝑔 con relación a la corriente de salida 𝐼𝐼𝑑𝑑 medida.
Formas de onda para corroborar la conducción inducida en los
amplificadores de potencia. Tomado de Cripps [7].
En la Figura 7 se observa el desfasamiento entre las señales del
voltaje de excitación a la entrada 𝑉𝑉𝑉𝑉 = 𝑉𝑉1 y la corriente de
excitación a la salida 𝐼𝐼𝐼𝐼 = 𝐼𝐼𝑑𝑑 .
La señal de excitación requerida para compensar la conducción
inducida 𝑉𝑉𝑉𝑉 se relaciona con el punto Q, y el respectivo voltaje
de polarización 𝑉𝑉𝑉𝑉. El desfasamiento en las formas de onda
mostrada en la Figura 7anterior genera las componentes
armónicas y las propiedades de las señales de voltaje y
corriente, que modifican las variables de desempeño obtenidas
en el diseño. Entonces el ángulo de conducción 𝛼𝛼 determina la
cantidad del ciclo RF de la señal de salida en la que se induce
la conducción, de modo que al desfasar las señales se fuerza al
transistor a generan mayores niveles de conducción para
alcanzar el punto de saturación [7].
En seguida se presentan los componentes principales de las
señales, a partir de los fenómenos de conducción inducida.

Donde 𝑉𝑉𝑉𝑉 es el voltaje del punto de operación Q normalizado, La conducción depende en últimas de la red de polarización
con parámetros 𝑉𝑉𝑡𝑡 = 0, 𝑉𝑉𝑜𝑜 = 1. diseñada y el punto de operación Q del transistor. Asimismo, se
observa que la componente DC de las señales resultantes
disminuye a medida que ángulo de conducción se reduce.
14
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
A continuación, en la Figura 8 se presentan los componentes
armónicos para diferentes ángulos de conducción, de los
diferentes modos de operación. En la Figura 8 se observa que a
medida que se reduce la conducción, disminuye la componente
DC y fundamental de la señal de corriente de salida. Del mismo
modo aumentan las componentes principales de las señales
obtenidas.
Figura 8: Componentes de Fourier,
Análisis de ángulo reducido .Tomado de [7]
Entonces con base en lo anterior, inducir la conducción es una
herramienta útil en el diseño de amplificadores de alta potencia,
para obtener un mejoramiento en el desempeño del circuito, y
para obtener formas de onda para una aplicación específica.
Del mismo modo de las ecuaciones anteriores se observa que
reducir el ángulo de conducción disminuye la componente DC
2
de la corriente en el amplificador clase B en un factor de .
𝜋𝜋
Por ende, la eficiencia máxima obtenida aumenta de 50% en
clase A a 78,5% en clase B, induciendo la conducción.
De lo anterior se concluye que disminuyendo la contribución
de la componente DC, y teniendo en cuenta las componentes de
los armónicos generados resulta en un aumento significativo de
la eficiencia entregada por el transistor.
Clase B
Los amplificadores clase B surgen como una propuesta para
mejorar la eficiencia entregada de los amplificadores clase A
sin desmejorar sus propiedades de potencia de salida y PAE.
Para realizar lo anterior, la conducción es inducida al transistor
para un ángulo de conducción de 𝛼𝛼 = 𝜋𝜋 = 180. El análisis se
sigue como se presenta a continuación, presentada por Gilmore
[5].
Si se aplica un voltaje de entrada sinusoidal con pico 𝑉𝑉1 y
voltaje polarización 𝑉𝑉𝑏𝑏 , entonces
𝑉𝑉𝑖𝑖𝑖𝑖 = 𝑉𝑉𝑏𝑏 + 𝑉𝑉1 𝑐𝑐𝑐𝑐𝑐𝑐 𝑤𝑤𝑤𝑤 (94)
Del mismo modo el valor pico de la corriente de salida 𝐼𝐼𝐼𝐼 está
dado por la siguiente ecuación:
𝐼𝐼𝑝𝑝 = (𝑉𝑉1 − 𝑉𝑉𝑥𝑥 )𝐺𝐺 (95)
Donde 𝑉𝑉𝑉𝑉 es el voltaje offset y G es la ganancia nominal del
amplificador, obtenida de la función de transferencia
característica entre el voltaje de la señal RF a la entrada
conducida y la corriente. El voltaje offset es 0, porque 𝑉𝑉𝑡𝑡ℎ = 𝑉𝑉𝑏𝑏 ,
𝑉𝑉𝑥𝑥 = 0 y el transistor se polariza en el voltaje umbral. Cuando
el transistor utilizado es BJT esto es polarizar en 0,7𝑉𝑉 y para
FET es polarizar el gate en la región de pinch-off (saturación).
En este modo de operación el régimen del transistor es en el
límite de saturación, entonces para diseñar un aplicador
clase B, se requiere polarizar el transistor en la región límite
Esto es si el transistor es bipolar (BJT/HBT) se debe polarizar
en el voltaje de saturación, mientras que si el transistor es
unipolar (FET/HEMT), entonces se debe polarización en la
región pinch-off (voltaje pinch-off).
De este modo, no hay corriente de polarización 𝐼𝐼𝑄𝑄 y se obtienen
las propiedades de conducción deseadas en el amplificador.
La corriente de salida es una señal rectificada de media onda,
dada por la siguiente expresión:
𝐼𝐼𝑃𝑃 𝐼𝐼𝑃𝑃 2𝐼𝐼𝑃𝑃 2𝐼𝐼𝑃𝑃
𝑖𝑖𝑜𝑜 = + 𝑐𝑐𝑐𝑐𝑐𝑐 𝑤𝑤𝑤𝑤 + 𝑐𝑐𝑐𝑐𝑐𝑐 2𝑤𝑤𝑤𝑤 − 𝑐𝑐𝑐𝑐𝑐𝑐 4𝑤𝑤𝑤𝑤 … (96)
𝜋𝜋 2 3𝜋𝜋 15𝜋𝜋
Si la corriente de entrada fuera una onda cuadrada, entonces a
la salida también se tiene una onda cuadrada:
𝐼𝐼𝑃𝑃 2𝐼𝐼𝑃𝑃 2𝐼𝐼𝑃𝑃 2𝐼𝐼𝑝𝑝
𝑖𝑖𝑜𝑜 = + 𝑐𝑐𝑐𝑐𝑐𝑐 𝑤𝑤𝑤𝑤 − 𝑐𝑐𝑐𝑐𝑐𝑐 3𝑤𝑤𝑤𝑤 + 𝑐𝑐𝑐𝑐𝑐𝑐 5𝑤𝑤𝑤𝑤 (97)
2 𝜋𝜋 3𝜋𝜋 5𝜋𝜋
De lo anterior se derivan las ecuaciones de las componentes de
las señales, las potencias y la eficiencia del amplificador.
 15
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
potencia disipada ocurre en la región cercana al punto de
compresión 1-dB.
𝐼𝐼𝑃𝑃
𝐼𝐼𝐷𝐷𝐷𝐷 = (98)
𝜋𝜋 Las aplicaciones de los amplificadores clase B tienen
La corriente cero-pico es: aplicaciones de mejoramiento de la eficiencia y linealidad.
𝐼𝐼𝑃𝑃 También en algunas aplicaciones multi-tono presentan menor
𝐼𝐼0−𝑝𝑝 = 𝐼𝐼𝑚𝑚𝑚𝑚𝑚𝑚 = (99)
2 distorsión de intermodulación que algunos amplificadores en
modo de operación swtich.
Entonces se tienen las siguientes ecuaciones para la potencia
DC, la potencia RF y la eficiencia:
Diversos autores reportan diferentes técnicas para aumentar la
𝑉𝑉𝐶𝐶𝐶𝐶 𝐼𝐼𝑃𝑃 eficiencia, la potencia entregada y las propiedades de
𝑃𝑃𝐷𝐷𝐷𝐷 = (100) amplificadores con conducción inducida de tipo Clase B.
𝜋𝜋
𝑉𝑉𝑝𝑝 𝐼𝐼𝑝𝑝 𝐼𝐼𝑝𝑝2 𝑅𝑅𝐿𝐿 𝐼𝐼𝑃𝑃2 𝑅𝑅𝐿𝐿 Entre las redes de conducción propuestas se encuentran redes
𝑃𝑃𝑅𝑅𝑅𝑅 = = = (101) de acople con impedancia filtrada pasabajas, control armónico,
2 2 8
𝜋𝜋𝐼𝐼𝑃𝑃 𝑅𝑅𝐿𝐿 adición de fuentes de voltaje arbitrarios y demás.
𝑛𝑛 = (102) [9].
8𝑉𝑉𝐶𝐶𝐶𝐶

Si se toma el valor de la carga óptima para que el voltaje En este artículo técnico de aplicación, el autor Anirban [9]
colector sea de 𝑉𝑉𝐶𝐶𝐶𝐶 a 𝑉𝑉𝑆𝑆𝑆𝑆𝑆𝑆 hasta 2𝑉𝑉𝐶𝐶𝐶𝐶 − 𝑉𝑉𝑠𝑠𝑠𝑠𝑠𝑠 entonces la propone un diagrama simple y una implementación de layout
eficiencia se da sustituyendo la ecuación, obteniendo. sencilla para evaluar un amplificador Clase B con frecuencia de
operación de 1.4GHz, realizando la supresión de armónicos
𝐼𝐼𝑝𝑝 𝑉𝑉𝑐𝑐𝑐𝑐 − 𝑉𝑉𝑆𝑆𝑆𝑆𝑆𝑆 𝜋𝜋 hasta el orden 6. Además, el autor utiliza filtros bajos
𝑛𝑛 = � � (103) compactos de redes de conducción para lograr el mejoramiento
𝐼𝐼𝑀𝑀𝑀𝑀𝑀𝑀 𝑉𝑉𝐶𝐶𝐶𝐶 4
de la ganancia, potencia, además de obtener un mejoramiento
Entonces el valor de la eficiencia máxima alcanzada por los de la PAE sin degradar el comportamiento lineal del
𝜋𝜋
amplificadores clase B teórica es = 78%, porque la corriente amplificador.
4
de salida es cero 0 en la mitad del ciclo de operación, cuando el Estas redes de conducción de la combinación de filtros
voltaje de salida es máximo, obteniendo mayores niveles de pasabajas compuestos se implementan mediante 4 líneas de
eficiencia. transmisión cero y un stub en circuito abierto de longitud de
lamba cuartos en el armónico 5.

La potencia instantánea está dada por El transistor utilizado en esta aplicación es un BFP650 Bipolar
con potencia máxima de 500mW a una frecuencia de operación
𝐼𝐼𝑃𝑃 de 2,4 𝐺𝐺𝐺𝐺𝐺𝐺. El punto Q de operación es 𝑉𝑉𝑉𝑉𝑉𝑉 = 4𝑉𝑉, 𝐼𝐼𝐼𝐼𝐼𝐼 =
𝑃𝑃𝑃𝑃 = 𝑉𝑉𝑜𝑜 𝐼𝐼𝑜𝑜 = 𝑉𝑉𝑚𝑚𝑚𝑚𝑚𝑚 𝐼𝐼𝑚𝑚𝑚𝑚𝑚𝑚 = (𝑉𝑉1 − 𝑉𝑉𝑥𝑥 )𝐺𝐺 (104) 316 𝑢𝑢𝑢𝑢. En este se realiza la escogencia de las impedancias
2
características de los circuitos de sintonización, en este caso
impedancias de shunt stubs para realizar la supresión de los
La potencia promedio en la frecuencia fundamental está dada diferentes armónicos de interés.
por:
La red de conducción de filtro pasabajas se coloca después del
2
𝑉𝑉𝑚𝑚𝑚𝑚𝑚𝑚 circuito de acople en el puerto de salida, sintonizado mediante
𝑃𝑃𝑜𝑜,𝐷𝐷𝐷𝐷 = (105) las técnicas de optimización de la carga.
2𝑅𝑅𝑅𝑅

𝐼𝐼𝑃𝑃2 𝑅𝑅𝐿𝐿 En el artículo se describe en mayor detalle la implementación

𝐺𝐺𝐺𝐺 = 10 𝑙𝑙𝑙𝑙𝑙𝑙 8 (106) y síntesis de las redes de conducción para obtener la supresión
𝑃𝑃𝑖𝑖𝑖𝑖,𝑅𝑅𝑅𝑅 de armónicas deseadas. [9]

Para modos de conducción continua la ganancia 𝐺𝐺𝐺𝐺 es óptima

en el punto de compresión 1-dB .

De las variables de desempeño teóricas para los amplificadores

Clase B se concluye que la eficiencia del amplificador aumenta
porque la componente DC de la señal de salida disminuye,
mientras la potencia de salida 𝑃𝑃𝑜𝑜,𝑅𝑅𝑅𝑅 y el factor PAE se mantiene
constante. La potencia disipada en la carga PEP disminuye,
porque la mayor parte de la potencia RF de la señal de entrada
es entregada a la carga. Del mismo modo el punto máximo de
16
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Figura 9: Layout del amplificador Clase B propuesto, con
supresión de armónicos hasta el 6 Nivel. Se observa la síntesis
de los acoples a la entrada 𝐼𝐼, 𝑃𝑃 𝑚𝑚𝑚𝑚𝑚𝑚𝑚𝑚ℎ𝑖𝑖𝑖𝑖𝑖𝑖 y salida
𝑂𝑂, 𝑃𝑃 𝑚𝑚𝑚𝑚𝑚𝑚𝑚𝑚ℎ𝑖𝑖𝑖𝑖𝑖𝑖 a la salida del amplificador, la señal RF de
entrada 𝑅𝑅𝐹𝐹𝑖𝑖𝑖𝑖 , y la red de conducción LPF a la salida del
amplificador. Tomado de [9]
En la Figura 9 se describe el layout de la topología propuesta en
el artículo técnico de aplicación. Como se puede observar, la
síntesis de los circuitos de acople a la entrada y la salida
𝐼𝐼𝐼𝐼 𝑚𝑚𝑚𝑚𝑚𝑚𝑚𝑚ℎ𝑖𝑖𝑖𝑖𝑖𝑖 y 𝑂𝑂𝑂𝑂 𝑚𝑚𝑚𝑚𝑚𝑚𝑚𝑚ℎ𝑖𝑖𝑖𝑖𝑖𝑖 se sintonizan mediante las
técnicas de optimización de la carga, mientras que la red de
conducción que suprime los componentes armónicos de interés
se acopla a la salida del amplificador.
En relación con el fundamento teórico expuesto por Gilmore y
Maas, se observa que la eficiencia experimental obtenida fue
significativamente menor que la eficiencia máxima teórica de
78% para amplificadores clase B, pero significativamente
mayor que las eficiencias experimentales para los
amplificadores clase A.
Los amplificadores clase AB y clase AB sobreconducidos se
utilizan cuando el desfasamiento del ángulo de conducción se
reducen para un valor intermedio entre 𝜋𝜋 − 2𝜋𝜋, obteniendo
entonces propiedades y aplicaciones intermedias, con
mejoramiento de la eficiencia entregada por el amplificador, a
coste de la potencia entregada, ganancia y capacidad de
potencia del circuit0. Del mismo modo los amplificadores clase
C se presentan en condiciones similares de conducción
intermedia.
Clase AB
Para mejorar las propiedades de los amplificadores de alta
potencia básicos, se operan los amplificadores en la clase AB,
que surgen como modos alternativos de funcionamiento en los
que se operan los amplificadores de potencia entre Clase A y
Clase B en diferentes rangos. Entonces los amplificadores clase
AB son amplificadores de ángulo de conducción cuyo ángulo
es entre 180° < 𝛼𝛼 < 360° desfasa las señales de conducción
más allá de la región clase B, entonces se tienen diferentes
formas de onda resultantes y ciclos de trabajo diferentes,
Por ende los amplificadores B denominados clase B RF se
polarizan cerca de 0.1 𝐼𝐼𝑚𝑚𝑚𝑚𝑚𝑚 , y su vez los PA clase A se polarizan
en nivel de corriente mínimo y se operan en saturación.
Esta clase de amplificadores tiene mejor eficiencia que los
amplificadores clase A, y tiene mejor ganancia que los
amplificadores clase B.
La potencia añadida se utiliza más que la potencia DC-a-RF
como figura de mérito de los amplificadores de potencia, se
define como la razón entre la potencia RF adicional generada
por el amplificador, expresada en la siguiente expresión:
𝑃𝑃𝐿𝐿 − 𝑃𝑃𝑖𝑖𝑖𝑖
𝑛𝑛𝑎𝑎 = (107)
𝑃𝑃𝑑𝑑𝑑𝑑
Con 𝑃𝑃𝑖𝑖𝑖𝑖 siendo la entrada del potencia RF. Entonces se tiene
que
1
𝑛𝑛𝑎𝑎 = 𝑛𝑛𝑑𝑑𝑑𝑑 �1 − � (108)
𝐺𝐺𝑝𝑝
𝑃𝑃𝐿𝐿
Donde 𝐺𝐺𝑝𝑝 es la ganancia de potencia, 𝐺𝐺𝑃𝑃 = .
𝑃𝑃𝑖𝑖𝑖𝑖
De la ecuación anterior determina que la baja ganancia del
amplificador clase B desfasa la ventaja de alta eficiencia dc-a-
RF.
Clase F
Los amplificadores clase F surgen como una alternativa a la
conducción inducida en los amplificadores Clase B. Estos
circuitos se polarizan al mismo voltaje y presentan el mismo
desfasamiento del voltaje de polarización, pero se utilizan redes
de conducción como resonadores y filtros para generar una
componente en el voltaje de excitación en el voltaje de salida
en el componente del tercer armónico 𝐹𝐹3, agregando una
componente de frecuencia a la señal de voltaje de salida para
obtener un aplanamiento en las formas de onda resultantes.
Desde el punto de vista de las formas de onda, este efecto de
aplanamiento de las señales en los picos genera un aumento aún
mayor en relación con la eficiencia de los amplificadores clase
A, hasta de 88% de eficiencia a la salida y mayor potencia
entregada.
 17
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
4
𝑉𝑉1,𝑀𝑀𝑀𝑀𝑀𝑀 = (𝑉𝑉 − 𝑉𝑉𝑠𝑠𝑠𝑠𝑠𝑠 ) = 1,27 (𝑉𝑉𝐶𝐶𝐶𝐶 − 𝑉𝑉𝑆𝑆𝑆𝑆𝑆𝑆 )(112)
En los amplificadores clase F, que comparten la misma 𝜋𝜋 𝑐𝑐𝑐𝑐
conducción inducida y polarización, redes de amplificación que
la clase B se realiza la sintonización de las frecuencias Manteniendo la componente fundamental de la corriente de
armónicas de modo que las señales obtenidas presentan. salida, genera que la potencia de salida del amplificador sea
27%, lo cual aumenta casi en 1-dB la potencia de salida en
En este modo de operación el régimen del transistor es en el relación con amplificador Clase A.
límite de saturación al igual que en los amplificadores clase B,
entonces para diseñar un aplicador
clase F, se requiere polarizar el transistor en la región límite
Esto es si el transistor es bipolar (BJT/HBT) se debe polarizar
en el voltaje de saturación, mientras que si el transistor es
unipolar (FET/HEMT), entonces se debe polarización en la
región pinch-off (voltaje pinch-off).

En la Figura 10 se muestra un circuito simple de amplificación

conducido clase F. Se observa que, al transistor, el componente
RF choke de polarización y a la carga, se acopla también la red
de conducción mediante un circuito resonador simple en serie
con la carga, esta red genera la componente del tercer armónico
que se resta del voltaje de salida sin afectar la operación del
transistor, de modo que se obtiene el efecto de aplanamiento en
los picos de las formas de onda y por ende el aumento del
desempeño del circuito.

Entonces el voltaje de salida (voltaje colector) tienen la

componente DC, componente de la frecuencia fundamental y la
componente del armónico de orden 3. La ecuación de voltaje de
salida para la topología de la Figura 10:

𝑉𝑉𝑐𝑐 = 𝑉𝑉𝐶𝐶𝐶𝐶 + 𝑉𝑉1 𝑠𝑠𝑠𝑠𝑠𝑠 𝜃𝜃 + 𝑉𝑉3 𝑠𝑠𝑠𝑠𝑠𝑠 3𝜃𝜃 (109)

La eficiencia máxima teórica obtenida es entonces máxima Figura 10: Amplificador Clase F, con red de conducción
hasta 9/8 que es 88%. [5]. Componentes de la frecuencia armónico de orden 3 en la salida. Tomado de Gilmore [5]
fundamental y el armónico de orden 3 están dados por:

9 𝑉𝑉1
𝑉𝑉1 = 𝑉𝑉𝑐𝑐𝑐𝑐 ; 𝑉𝑉3 = (110) F. DISEÑO DE REDES DE POLARIZACIÓN
8 9
La red de polarización establece el punto de operación – punto
La potencia disipada por el amplificador clase F en un ciclo está Q, determina la región de operación del transistor en diferentes
dada por la ecuación: rangos de relaciones 𝑰𝑰 − 𝑽𝑽 y alimenta la señal DC necesaria
para el correcto funcionamiento del circuito, así como también
define las características de desfasamiento de conducción de la
1 𝜃𝜃=2𝜋𝜋 señal y propiedades de la línea de carga, como se desarrolló
𝑃𝑃𝐷𝐷𝐷𝐷𝐷𝐷𝐷𝐷 = � 𝑅𝑅𝑅𝑅(𝑖𝑖𝑐𝑐 𝑉𝑉𝑐𝑐 )𝑑𝑑𝑑𝑑 (111) anteriormente.
2𝜋𝜋 𝜃𝜃=0
Para realizar el diseño de la red de polarización del amplificador
de alta potencia, se deben tener en cuenta diferentes aspectos
Con base en las expresiones anteriores se concluye que la
entre otros la aplicación del amplificador de alta potencia, clase
potencia de salida en la componente fundamental aumenta. En
de transistor, el punto de operación punto Q, parámetros de
la siguiente ecuación se presentan la expresión de la frecuencia
estabilidad, entre otras consideraciones.
principal, asumiendo una señal de forma cuadrada en el colector
(producto del efecto de la red de conducción del resonador
armónico)
18
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Para los amplificadores clase A, la polarización genera que el
transistor opere en el modo activo de operación continuo. En
esta clase fundamental, el amplificador conduce continuamente
Esto es si el transistor es bipolar, se selecciona un punto de
operación Q de diseño dentro de los rangos de modo activo de
amplificación, si el transistor es unipolar entonces el punto de
operación se encuentra en la región de saturación del
amplificador, y el voltaje de saturación 𝑽𝑽𝑺𝑺𝑺𝑺𝑺𝑺 teórico debe
encontrarse en los rangos admisibles por el fabricante reportado
en el datasheet.

Para los amplificadores clase B, clase E y clase F, la

polarización genera que el transistor opere en el régimen de
corte de la corriente. Esto es si el transistor es bipolar, se
selecciona un punto de operación Q en el límite de corte la
corriente 𝑰𝑰𝑸𝑸 = 𝟎𝟎, experimentalmente son puntos de corriente de
salida muy bajos.
Si el transistor es unipolar (FET) entonces el punto de operación
se encuentra en la región límite y el transistor se polariza en el
voltaje pinch-off 𝑽𝑽𝒑𝒑𝒑𝒑𝒑𝒑𝒑𝒑𝒑𝒑 y 𝑰𝑰𝑸𝑸 = 𝟎𝟎. Figura 11: Selección del punto de operación para una
aplicación de diseño de amplificadores de alta potencia.
El voltaje pinch-off representa el voltaje límite donde se cierra Transistores HBT/BJT
el canal de conducción en la capa física del transistor FET, Tomado de Gonzalez[4]
generando el efecto “pinch” en el canal adyacente.

Para los amplificadores Clase AB, la polarización depende

exclusivamente de la conducción deseada con base en el
análisis de la línea de carga, a partir del desfasamiento y las
formas de onda deseadas. El punto Q inducido mediante la red
de polarización por lo general en la corriente de
𝟓𝟓%𝑰𝑰𝑺𝑺𝑺𝑺 < 𝑰𝑰𝑸𝑸 < 𝟑𝟑𝟑𝟑%𝑰𝑰𝑺𝑺𝑺𝑺 . Los amplificadores clase AB tienen
mayor eficiencia que los amplificadores clase A, y mejor
desempeño de linealidad que los amplificadores clase B [10].
Los amplificadores clase C tiene una polarización inducida
debajo del límite de corte de corriente de polarización 𝑰𝑰𝑸𝑸
entonces es inmerso en la región cut-off. Debido a que la señal
RF solo conduce una porción del ciclo total, las eficiencias
alcanzadas son mayores que los amplificadores de operación
continua. El autor Gonzalez [4] reporta sobre las curvas 𝑰𝑰 − 𝑽𝑽
del análisis DC los puntos óptimos para realizar el diseño de
diferentes clases de amplificadores. Lo anterior se muestra en
la Figura 11.
• Para aplicaciones de diseño de Figura de ruido bajo
𝐹𝐹𝐹𝐹𝐹𝐹𝐹𝐹 y aplicaciones de Baja Potencia ( Low Power
app) el punto Q es 𝐴𝐴(𝐼𝐼𝐼𝐼 < 5𝑚𝑚𝑚𝑚, 𝑉𝑉𝑉𝑉𝑉𝑉 = 10).
• Para aplicaciones de bajo ruido y Alta potencia el
punto Q es 𝐵𝐵 (𝐼𝐼𝐼𝐼 = 25𝑚𝑚𝑚𝑚,
𝑉𝑉𝑉𝑉𝑉𝑉 = 10𝑉𝑉).
• Para aplicaciones de alta potencia, en operación clase
A, el punto Q es𝐶𝐶 (𝐼𝐼𝐼𝐼 = 25𝑚𝑚𝑚𝑚, 𝑉𝑉𝑉𝑉𝑉𝑉 = 30𝑉𝑉).
• Para aplicaciones de alta potencia de salida y alta
eficiencia, entonces el BJT ( HBT) se opera en clase
AB o B, el punto Q es 𝐷𝐷(𝐼𝐼𝐼𝐼 < 10𝑚𝑚𝑚𝑚, 𝑉𝑉𝑉𝑉𝑉𝑉 = 30𝑉𝑉.
Del mismo modo, el autor presenta algunas redes de
polarización utilizadas. En la Figura 12 se presentan sus
topologías y aplicaciones. Es de interés en este documento la
topología A. Se presentan diseños de redes de polarización para
transistores HEMT/FET. En la Figura 13 se muestran los puntos
de operación Q para diferentes clases de amplificadores
utilizados con transistores FET.
 19
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

G. Sintonización de impedancia óptima:

Source pull data , Load pull y
Harmonic Load pull Tunning

El método de load-pull pasivo se utilizan tuners a la entrada y

la salida del circuito. El stub tuner de entrada se ajusta para
mantener condición de acople conjugado de entrada y potencia
de entrada constate. El tuner de salida se ajusta para encontrar
el punto de ZL que mantiene la potencia de salida constante,
estos son los contornos load-pull.

Figura 14: Mediciones pasiva load pull.

Figura 12: Selección del punto de operación para una
Tomado de Gilmore [5]
aplicación de diseño de amplificadores de alta potencia.
Transistores FET/BJT
Tomado de Gonzalez[4] En la configuración load-pull activa se usa una fuente de voltaje
variable V2+ la cual se varía para obtener las gráficas de contorno
load pull, en donde se observa la máxima potencia de salida
para una carga dada. La impedancia de salida en medición load
pull activa está dada por:

V2 V2+ + V2−
ZL = = (112)
I2 V2+ − V2−

Los puntos donde se encuentra la impedancia ZL cuando se

varían los stubs son los contornos load-pull, que representan la
máxima potencia que se puede obtener dada una impedancia de
carga ZL .
En la siguiente Figura se observa una gráfica de contorno de
load pull en una carta de Smith.
Figura 13: Selección del punto de operación para una El punto de máxima potencia de salida se da en la mitad de los
aplicación de diseño de amplificadores de alta potencia. contornos ZOL y es un punto único de impedancia entonces el
Transistores FET punto de máxima potencia de salida en la gráfica de contorno
Tomado de Gonzalez[4] load pull está en la mitad de los círculos y contorno obtenido.

En la Figura se observa que para una potencia de 0.5dB menos

que la potencia de salida, a medida que se disminuye la potencia
a 2dB menos que la potencia máxima. En el gráfico de contorno
se realizan círculos de contorno para diferentes potencias. Son
de interés los puntos de saturación, que es el punto de potencia
20
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
máxima de salida en el centro, y los puntos de compresión de
potencia, sobre los contornos externos.
Figura 15: Contornos de load pull MESFET.
Tomado de Gilmore [5]
En CAD el simulador analiza diferentes impedancias de carga
a partir de la variación lineal de sus componentes y genera los
contornos anteriores para diferentes potencias simuladas.
H. Balance Armónico y Análisis Envolvente
El balance armónico es una herramienta útil para calcular el
estado estable de un circuito de amplificador diseñado.
El balance armónico permite calcula la respuesta en estado
estable de un circuito. El balance armónico por partes consiste
en dividir las componentes del circuito diseñado en sus
componentes lineales y no lineales como se muestra en la
siguiente Figura 16.
Figura 16: Balance armónico. Análisis por partes de los
circuitos. Tomado de Maas[8]
El autor Maas [8] describe en su libro a nivel conceptual la idea
detrás del balance armónico para circuitos fuertemente no
lineales. El proceso consiste en caracterizar en parámetros
lineales en sus parámetros Y, S, Z o alguna caracterización
lineal del circuito lineal. Del mismo modo el circuito no lineal
se caracteriza por las relaciones 𝐼𝐼 − 𝑉𝑉 o 𝑄𝑄 − 𝑉𝑉 que son las
relaciones de voltajes y corriente, o relaciones de carga y voltaje
de la red no lineal. Los voltajes y corrientes en cada puerto se
pueden expresar en el dominio de tiempo o la frecuencia, por
los elementos no lineal. Las componentes de voltajes y
corrientes en los puertos tienen componentes de frecuencia en
los componentes armónicos de la señal de excitación.
Conociendo el voltaje en los puertos en el dominio de la
frecuencia, se pueden utilizar los parámetros Y de la matriz del
sub circuito lineal para encontrar las corrientes del puerto.
las corrientes de puerto se puede encontrar igualmente a partir
de la transformada inversa de Fourier para transformar los
voltajes obtenidos en el dominio del tiempo, y calcular las
corrientes a partir de las relaciones no lineales de las ecuaciones
𝐼𝐼 − 𝑉𝑉 de estos componentes. Entonces en términos generales el
balance armónico consiste en caracterizar en el dominio de
tiempo o la frecuencia las relaciones 𝐼𝐼 − 𝑉𝑉 𝑜𝑜 𝑄𝑄 − 𝑉𝑉 presentes
en un circuito, dividiendo la caracterización lineal y no lineal,
y resolviendo el sistema de la ecuación de balance armónico
que satisfaga las leyes de corriente y voltajes del sistema.
Para caracterizar el circuito con los componentes lineales del
sistema, se propone entonces utilizar los parámetros Y. A partir
de las relaciones de voltaje y corriente de las leyes de Kirchoff
se puede encontrar el valor de estas relaciones, en función de
las corrientes. En la Figura 40 se muestra la caracterización en
parámetros Y del circuito lineal.

METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
III.METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA
Figura 17: Caracterización en parámetros Y de circuito lineal.
Tomado de Maas [8]
El análisis del circuito no lineal se hace asumiendo que todos
los elementos no lineales como capacitores, resistores no
lineales son fuentes de voltaje controlada. Realizado la
Transformada Inversa de Fourier de estas expresiones se puede
encontrar los voltajes en los puertos.
𝐹𝐹 −1 {𝑉𝑉𝑉𝑉} → 𝑣𝑣𝑛𝑛 (𝑡𝑡)(113)
Realizando la derivada del vector de corrientes se encuentra el
vector de carga que en el dominio de la frecuencia se expresa
mediante la siguiente transformación:
𝑑𝑑𝑞𝑞𝑛𝑛 (𝑡𝑡)
𝑖𝑖𝑖𝑖, 𝑛𝑛(𝑡𝑡) = → 𝑗𝑗𝑗𝑗 𝑤𝑤𝑝𝑝 𝑄𝑄𝑛𝑛,𝑘𝑘 = 𝐼𝐼𝐶𝐶 = 𝑗𝑗 Ω𝑄𝑄 (114)
𝑑𝑑𝑑𝑑
Entonces la matriz Ω diagonal tienen N múltiplos de la
frecuencia fundamental en ciclos.
Finalmente, el autor concluye con la expresión del voltaje de
prueba que es el vector de voltaje en el puerto, y también es el
vector de error que permite determinar cuál es el offset en las
mediciones de voltaje anteriores.
𝐹𝐹(𝑉𝑉) = 𝐼𝐼𝐼𝐼 + 𝑌𝑌𝑁𝑁𝑁𝑁𝑁𝑁 𝑉𝑉 + 𝑗𝑗Ω𝑄𝑄 + 𝐼𝐼𝐺𝐺 = 0 (115)
El propósito del balance armónico es solucionar estas
ecuaciones de balance, a partir de los armónicos de los puertos
del circuito lineal y la caracterización en vectores de carga del
circuito no lineal. Diversos autores reportan diferentes técnicas
de análisis y modelamiento teórico para corroborar el
desempeño de un amplificador en el dominio de la frecuencia
con este método.
Las herramientas CAD en simulación como ANSYS EDT
proponen plantear las ecuaciones de balance a partir de las
matrices y subcirucitos lineal y no lineal anteriormente
planteados, para en seguida resolver de manera iterativa las
ecuaciones de balance. En el simulador utilizado en el
desarrollo de este proyecto, la solución del balance armónico
para las simulaciones de los componentes lineales y no lineales
en diagrama circuital del proyecto se realizan con métodos de
integración numérica.
21
POTENCIA PROPUESTA EN ANSYS EDT
En esta sección se presenta la metodología de diseño
propuesto para diseño de amplificadores de alta potencia.
El documento presenta la implementación en detalle, paso a
paso, las herramientas de simulación, implementación y
metodología de validación para desarrollar una serie de diseños
de amplificadores de alta potencia en el simulador ANSYS
EDT.
En la Figura 21 se muestra un diagrama de flujo de los pasos
para desarrollar la metodología de diseño propuesta en el
simulador.
Figura21 : Diagrama de Flujo Metodología de Diseño de
amplificadores de alta potencia propuesta.
Método en secuencia (paso a paso)
Para ilustrar la implementación de la metodología de diseño
propuesta, paso a paso, en el presente documento se propone
realizar el diseño de un amplificador clase B de alta potencia.
A. REQUISITOS DE DISEÑO
El primer paso en la metodología de diseño propuesta es
determinar los requisitos de diseño en el desempeño del
amplificador. Esto es determinar el valor mínimo requerido de
las principales variables de desempeño del amplificador para
una aplicación, en términos de entrega de potencia de salida,
eficiencia, potencia añadida PAE, ganancia y diferentes
características fundamentales en la medición de desempeño del
amplificador, del mismo modo los requisitos escogidos deben
estar dentro de los rangos y las características dadas por los
fabricantes.
En la Figura 22 se detallan algunos de los valores de los
requisitos de diseño que puede entregar el transistor en sus
características AC de amplificación.
Son de interés los valores de ganancia disponible 𝐺𝐺𝑚𝑚𝑚𝑚 = 21𝑑𝑑𝑑𝑑
y 10.5𝑑𝑑𝑑𝑑, potencia en el punto de compresión de 18𝑑𝑑𝑑𝑑 en el
22
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
punto de operación de 𝐼𝐼𝐼𝐼 = 80𝑚𝑚𝑚𝑚, 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑓𝑓 = 1,8 𝐺𝐺𝐺𝐺𝐺𝐺,
ya que estos valores constituyen las capacidades eléctricas
máximas en el desempeño de los transistores utilizados en el
proceso de diseño, luego la información dada por los
fabricantes a través de las fichas técnicas determinan los límites
que pueden tomar los requisitos de diseño para una aplicación
específica.
Figura 22: Características AC transistor NPN SiGe BFP650.
Tomado de ficha técnica [11]
Se aplican entonces las ecuaciones de variables de desempeño
para definir los requisitos de diseño impuestos al circuito. Los
requisitos de diseño del amplificador de alta potencia son:
• 𝑃𝑃𝑜𝑜𝑅𝑅𝑅𝑅 = 20𝑑𝑑𝑑𝑑𝑑𝑑
• Frecuencia de operación 1.8𝐺𝐺𝐺𝐺𝐺𝐺 − 2𝐺𝐺𝐺𝐺𝐺𝐺
• Baja disipación de potencia 𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃 = 150𝑚𝑚𝑚𝑚
• Eficiencia mejorada 𝑛𝑛𝑜𝑜 > 50%
• Alta linealidad y rendimiento
• Entrega de potencia alta
• Buen desempeño de distorsión
• 𝑃𝑃𝑖𝑖𝑛𝑛𝑀𝑀𝑀𝑀𝑀𝑀 = 30𝑑𝑑𝑑𝑑𝑑𝑑
B. ESCOGENCIA DEL TRANSISTOR
El segundo paso en la metodología de diseño de amplificadores
de alta potencia es realizar la escogencia y caracterización del
transistor, a partir de los requisitos de diseño escogidos,
las características eléctricas requeridas por el dispositivo, la
aplicación del circuito de alta potencia y su desempeño, entre
otras características.
Existen varios aspectos que se deben tener en cuenta al
momento de caracterizar el transistor utilizado en el diseño.
En primer lugar, se debe tener en cuenta la aplicación y
funcionamiento del transistor. Para diseños de amplificadores
de alto desempeño, amplificadores de alta potencia, alta
ganancia lineal y en general desempeño a la salida,
independiente de las perdidas térmicas o disipadas se utilizan
transistores en banda altamente lineales para operaciones
lineales y alto desempeño en compresión.
Estos transistores son utilizados para diseñar amplificadores
clase A, clase B, clase AB y algunas clases de amplificadores
sobreconducidos para maximizar las propiedades de potencia
de salida y alto rendimiento.
Para aplicaciones de alta eficiencia, amplificadores con
control armónico, baja disipación de potencia, redes de
sintonización armónica, supresión de armónicos, filtros y
transistores implementados en modos de operación switch, se
utilizan transistores con aplicaciones de switch, potencia media,
alta eficiencia, entre otras de las características deseadas.
Los transistores utilizados en estas aplicaciones se diseñan para
clases F, clase D, clase E de conducción y variaciones que
involucran las componentes armónicas en las señales de voltaje
y corriente a la salida, así como técnicas de Harmonic Tunning.
A partir de esto se determina los requisitos eléctricos del
dispositivo, teniendo en cuenta que las siguientes características
límite, se selecciona el transistor adecuado a partir de las fichas
técnicas proveídas por el fabricante:
• El voltaje de polarización DC no debe exceder la mitad
del voltaje límite.
1
𝑉𝑉𝑐𝑐𝑐𝑐 ≤ 𝑉𝑉𝐶𝐶𝐶𝐶𝐶𝐶
2
1
𝑉𝑉𝐺𝐺𝐺𝐺 ≤ 𝑉𝑉𝐺𝐺𝐺𝐺𝐺𝐺
2
• La disipación de potencia 𝑃𝑃𝑡𝑡𝑡𝑡𝑡𝑡 requerid no puede ser
mayor a la determinada por el fabricante.
• La magnitud de los valores de voltaje y corriente
máxima no puede exceder los valores máximos
absolutos.
• El voltaje de saturación (MOSFET) escogido para el
diseño teórico debe estar dentro de los rangos
reportados por el fabricante.
• Los valores de las relaciones 𝐼𝐼 − 𝑉𝑉 en las uniones del
dispositivo no pueden ser mayores a los valores
máximos reportados por el fabricante.
Entre otros requisitos eléctricos que debe satisfacer el transistor.
Algunos de los transistores utilizados en el diseño de
amplificadores de alta potencia son: transistores RF,
transistores de potencia media, transistores switch, transistores
altamente lineales de alta potencia y demás dispositivos
comerciales.
Algunos de los fabricantes que proveen diferentes modelos de
simulación, modelos SPICE, datasheets, documentación y
herramientas de simulación para diferentes aplicaciones son
Infineon Technologies, ST Electronics, Motorola, TrinQuint
Semiconductos, Siemens entre otros.
Los transistores para amplificadores de alto desempeño, alta
potencia de salida y amplificadores de alta linealidad.
Algunos transistores para estas aplicaciones ofrecidos por
fabricante Infineon Technologies son los modelos: Si NPN RF
BFP450, Si NPN RF BFR106, Si NPN BFP 650, entre otros.
 23
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Para el diseño de amplificadores de modo de operación switch
o amplificadores sobre-conducidos (“overdriven power
amplifiers”) se utilizan dispositivos con aplicaciones de switch,
en donde el modo de operación es binario entre 2 o más
transistores, generado una forma de onda y conducción
deseada, así como generando componentes armónicos en
frecuencias específicas. Lo anterior permite obtener un mayor
desempeño del amplificador en términos del aumento de la
eficiencia de salida, reducción de las pérdidas, menor potencia
disipada y en general un mejoramiento en el rendimiento del
circuito de amplificador diseñado.
Para el diseño de estos amplificadores se utilizan transistores de
potencia media, transistores con operación switch, transistores Figura 23: Creación de un diagrama de Diseño circuital en la
de alta eficiencia experimental entre otros. El modelo TrinQuint interfaz de ANSYS EDT. Generación de proyecto
Semi CLY5 High-power GaAs FET es ampliamente utilizado
en la literatura por los autores para desarrollar y validar diseños Se despliega la siguiente ventana principal.
en simulación de circuitos de microondas para diseños en modo
de conducción switch y amplificadores con importante
contribución de sus componentes armónicos en las señales
resultantes.

Con base en los requisitos de diseño del amplificador, los

valores de los requisitos eléctricos mínimos del transistor y la
aplicación deseada en el resultado final se procede a hacer la
caracterización del transistor.

El método propuesto de caracterización en simulación en este

documento consiste en extraer de las fichas técnicas de los
fabricantes y datasheets del transistor escogido los modelos del
transistor, los parámetros de modelo y el circuito equivalente
para realizar el modelamiento del dispositivo.
Con base en lo anterior, se presenta a la implementación de la
metodología de diseño propuesta en el simulador ANSYS EDT,
paso a paso, de manera detallada ilustrando las herramientas y
secuencias en el simulador.
Figura 24: Ventana principal en la interfaz de ANSYS EDT.
En el buscador Filter se debe escribir All, para tener acceso a
todos los componentes del simulador disponible en las
diferentes librerías. Para realizar la implementación de la
caracterización del transistor, se debe implementar el modelo
del transistor, así como los parámetros de modelo y circuito
equivalente en la interfaz principal.

La implementación de la caracterización del transistor en el

simulador ANSYS EDT se realiza como se presenta a El modelo del transistor escogido se extrae de la ficha técnica
continuación. dada por el fabricante. En este ejemplo la implementación se
realiza para el transistor NPN Silicon RF BFP650.
En la interfaz principal del programa, en la pestaña Project se
selecciona la opción Insert Circuit Design. Esto permite crear
el diagrama circuital en nuestro proyecto. El modelo a implementar se presenta en la Figura 25, proveído
por el fabricante en el respectivo datasheet[11].
Para cada diseño de amplificadores se pueden crear diferentes
diagramas circuitales utilizando esta herramienta.
24
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
el modelo Gummel Poon, por sus siglas GP, a continuación, se
introduce.

Para implementar los parámetros de modelo para el chip del

transistor, se deben implementar los componentes del transistor
y modelo. Para esto se implementan los componentes
Level01_NPN y Level01_NPN_Model arrojados por el
buscador de componentes de Alitum EDT.
Para implementar estos 2 componentes que caracterizar el chip
del transistor, se debe hacer doble clic o arrastrar los
componentes a la interfaz principal.

Figura 25: Paquete circuito equivalente transistor

BFP650
Circuito equivalente proveído por el fabricante.
Modelo Gummel Poon de dispositivo para diseño CAD.
Tomado de datasheet[11]

Figura 26: Paquete circuito equivalente transistor

BFP650
Parámetros de chip Figura 27: Implementación de componentes Level01_NPN y
Circuito equivalente proveído por el fabricante. Level01_NPN_Model para la caracterización del transistor
Modelo Gummel Poon de dispositivo para diseño CAD. BFP650 en ANSYS EDT
Tomado de datasheet[11] Implementación en ANSYS EDT
Se escogió este modelo porque satisface las capacidades
eléctricas para los requisitos de diseño impuestos, se utiliza en
aplicaciones de alta ganancia y rendimiento.

Para implementar el modelo con sus parámetros de modelo y

Transistor Chip como lo presenta el fabricante, es necesario
implementar el componente del transistor (chip) en ANSYS
EDT con su respectivo modelo.
Para esto, se busca en el buscador Search component name and
description el nombre del modelo de transistor proveído por el
fabricante.

El modelo del transistor BFP650BJT dado por el fabricante es


METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Figura 28: Implementación de componentes Level01_NPN y
Level01_NPN_Model para la caracterización del transistor
BFP650 en ANSYS EDT
Implementación en ANSYS EDT
El siguiente paso es implementar los parámetros de modelo en
el chip de transistor. Para esto, se debe asignar al parámetro
MOD del componente Level01_NPN el nombre que se va a
relacionar con su respectivo modelo. En este caso, se selecciona
el nombre “chip”. Esta acción genera que se relacione el
componente del chip de transistor con su respectivo modelo.
Del mismo modo, el parámetro ModelName del componente
Level01_NPN_Model se le asigna el mismo nombre, como se
muestra en seguida.
Para modificar los parámetros de los componentes, se hace
doble clic sobre el componente en la interfaz. Se despliega la
lista de parámetros de los componentes.
Figura 28: Implementación de componentes Level01_NPN.
Parámetro MOD que define la identificación del componente
para relacionarlo con su respectivo modelo para la
caracterización del transistor BFP650 en ANSYS EDT.
Implementación en ANSYS EDT
25
Figura 30: Implementación de componentes
Level01_NPN_Model.
Definición de los parámetros de modelo dados por el fabricante
en el datasheet para la caracterización del transistor
BFP650.
Implementación en ANSYS EDT
El siguiente paso es introducir los parámetros de modelo en el
componente de modelo del amplificador a diseñar.
Los parámetros de modelo se deben implementar en el
componente Level01_NPN_Model de modelo. Para esto en la
misma pestaña de Parameter Values se crean diferentes
variables locales para los parámetros del modelo o se
introducen directamente en la propiedad Value.
A cada parámetro del modelo proveído por el fabricante en la
lista de parámetros Transistor Chip Data del datasheet, se le
asigna una variable temporal con su mismo nombre, o se
introduce el valor con las unidades, según los valores de los
parámetros de modelo reportados por el fabricante. Estos
parámetros son implementados en los parámetros del
componente Level01_NPN_Model en la interfaz de ANSYS
EDT.
Estos parámetros de modelo describen el modelamiento
analítico y físico del transistor, como se presentó en secciones
anteriores (véase modelamiento de transistores- modelo
Gummel Poon).
Figura 31: Implementación de parámetros de modelo en el
componente Level01_NPN_Model.
Algunos parámetros de modelo GP para caracterizar el
transistor BFP650
Tomado de datasheet[BFP650]
26
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
En caso de que se creen variables locales para los parámetros
de modelo, en la interfaz principal haciendo doble clic sobre el
circuito del diagrama circuital de circuito, se puede acceder a la
lista de variables temporales del proyecto. Esta herramienta es
muy útil para cambiar, editar, eliminar y crear nuevas variables,
como se muestra a continuación.

Figura 33: Acceso a las variables locales del Proyecto.

Definición de las variables que determinan el diseño circuital
del amplificador a diseñar.
Implementación en ANSYS EDT

Figura 32: Implementación de los parámetros de modelo en el

componente Level01_NPN_Model.
Definición de los parámetros de modelo dados por el fabricante
en el datasheet para la caracterización del transistor BFP650
Implementación en ANSYS EDT

Haciendo doble clic sobre el circuito Circuit1 del diagrama

circuital en el menú del proyecto Project1 correspondiente al
diseño del amplificador actual, se puede acceder a la lista de
variables temporales del proyecto. Haciendo doble clic sobre el
nombre de alguna de las variables utilizadas, en la lista inferior
izquierda de la interfaz de Properties. Se despliega el menú que
se muestra a continuación.
En la pestaña Local Variables se muestran todas las variables
creadas en el proyecto, para definir los parámetros de los
diferentes componentes, variables auxiliares, límites, rangos y
diferentes variables requeridas en el diseño. Haciendo clic en
los botones Add, Edit…, Remove entre otros se pueden
agregar, editar y eliminar las variables locales respectivamente.
En este punto se insertan los valores de los parámetros de
modelo extraídos del datasheet, en el menú Value para cada una
de las diferentes variables locales creadas para definir el modelo
del chip para el transistor, como se muestra a continuación.
Lo anterior se puede hacer desde la pestaña Local Variables del
proyecto o haciendo doble clic sobre el componente
Level_01_NPN_Model para editar los parámetros de
componente.
Figura 34: Implementación de los parámetros de modelo en el
componente Level01_NPN_Model.
Definición de los parámetros de modelo dados por el fabricante
en el datasheet para la caracterización del transistor.
Implementación en ANSYS EDT
El paso siguiente es implementar el circuito equivalente de
transistor en la interfaz principal del diseño circuital del
amplificador. Se extraen los elementos concentrados que
componen el circuito esquemático del modelo proveído por el
fabricante de la Figura FIGURA EQUIVALENTE.
Para este ejemplo, nuevamente se extraen los valores de
parámetros concentrados: resistencias, inductancias y
capacitores, que componen el circuito a partir de los valores
reportados.
Para implementar estos elementos en ANSYS EDT basta con
buscar en el buscador Search component name and description
del menú Component Libraries de la interfaz principal.
Los componentes de parámetros concentrados que modelan el
circuito equivalente del transistor son: resistance, inductor,
capacitance, entre otros. Para agregarlos al diagrama circuital
basta con hacer doble clic en el componente o arrastrarlo al
diagrama circuital, en la configuración presentada por el
fabricante o ficha técnica.

METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Al momento de agregar un elemento concentrado en el
diagrama circuital, se recomienda asignar una nueva variable
local única que identifique al elemento del circuito.
Para esto se hace doble clic sobre el componente y en el
parámetro Value en el menú Parameter Values del
componente se asigna la nueva variable local, con la
identificación del componente reportado por el fabricante.
Para este ejemplo se crea un elemento concentrado que es una
resistencia, y se asigna la variable local RX como identificador
en el parámetro Value del componente.
Figura 35: Implementación de parámetros concentrados en el
diagrama circuital del diseño. Asignación de variable local.
Implementación en ANSYS EDT
Un procedimiento similar se hace para los demás elementos que
componen el circuito equivalente del modelo de transistor.
A continuación, se presenta el circuito equivalente del modelo
Gummel-Poon del transistor BFP650 de alta potencia
implementado en ANSYS EDT.
Figura 36: Implementación de circuito equivalente para
modelamiento de transistor de alta potencia en ANSYS EDT.
Modelo Gummel Poon (GP) de transistor BJT
Modelamiento de transistor BFP650.
Diagrama circuital de la caracterización de transistor
27
C. DISEÑO DE REDES DE POLARIZACIÓN
El siguiente paso en la metodología de diseño propuesta es
realizar el diseño e implementación de la red de polarización
del circuito. El diseño de la polarización es fundamental para
realizar el diseño del amplificador. Dependiendo de la clase del
amplificador, conducción y región de operación a la que se
desee inducir el funcionamiento del circuito amplificador, se
selecciona la red de polarización.
En la sección “Diseño de redes de polarización” presentada en
la fundamentación teórica, se explicó la importancia de su
diseño, diferentes redes de polarización para definir el punto de
operación y régimen de un amplificador de potencia
dependiendo de la clase de amplificador que se desea diseñar,
así como se ilustraron a partir diferentes gráficas los puntos de
operación Q recomendados para diferentes diseños de
amplificadores de alta potencia. En esta sección se presenta su
implementación en ANSYS EDT.
Inicialmente en la metodología de diseño asistido en ANSYS
EDT se propone polarización el circuito en el punto de
operación reportado por el fabricante, para desempeño de alta
potencia. A partir de la ficha técnica del transistor en el
DATASHEET, se observa que se obtiene una ganancia
disponible 𝑮𝑮𝒎𝒎𝒎𝒎 = 𝟐𝟐𝟐𝟐𝟐𝟐𝟐𝟐 para un punto de operación
𝑰𝑰𝑪𝑪 = 𝟖𝟖𝟖𝟖𝟖𝟖𝟖𝟖, 𝑽𝑽𝑪𝑪𝑪𝑪 = 𝟑𝟑𝟑𝟑 y frecuencia de operación
𝒇𝒇 = 𝟏𝟏. 𝟖𝟖𝟖𝟖𝟖𝟖𝟖𝟖.
Se utiliza la red de polarización estándar de la figura 12.Aque
ha demostrado buenos resultados en polarización en el
simulador, la cual será utilizada como red de polarización para
los diseños propuestos en este documento.
De manera alternativa para la red simple de la Figura 12.A se
puede obtener los parámetros de las capacitancias de acople y
RFC chokes (inductores), solucionando las siguientes sencillas
ecuaciones en función de la frecuencia. Estas ecuaciones
dependen de la impedancia de los inductores (RFCchoke) y
capacitancias de acople. En aplicaciones microondas se desea
obtener una impedancia cercana a 𝒁𝒁𝑪𝑪 = 𝟏𝟏Ω para el acople de la
señal, y una impedancia del componente choke 𝟓𝟓𝟓𝟓𝟓𝟓Ω < 𝒁𝒁𝑳𝑳 <
𝟏𝟏𝟏𝟏𝟏𝟏𝟏𝟏Ω para el desacople de la polarización DC de la señal RF
en el puerto.[10]
En los cálculos de diseño se asume 𝒁𝒁𝑪𝑪 = 𝟏𝟏 Ω𝒁𝒁𝑳𝑳 = 𝟕𝟕𝟕𝟕𝟕𝟕Ω.
𝒁𝒁𝑳𝑳
𝑹𝑹𝑹𝑹𝑹𝑹 =
𝟐𝟐𝟐𝟐𝟐𝟐
𝟏𝟏
𝑪𝑪𝑪𝑪 =
𝟐𝟐𝟐𝟐𝟐𝟐𝒁𝒁𝑪𝑪
Finalmente, la red de polarización se implementa utilizando
parámetros concentrados, a partir de los valores obtenidos de
Matlab en la interfaz de ANSYS EDT.
Para este ejemplo, se diseña inicialmente la red de polarización
con voltaje 𝑽𝑽𝑩𝑩𝑩𝑩 = 𝟏𝟏𝟏𝟏, 𝑽𝑽𝑪𝑪𝑪𝑪 = 𝟑𝟑𝟑𝟑 para una frecuencia de
28
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
operación 𝒇𝒇 = 𝟏𝟏. 𝟖𝟖𝟖𝟖𝟖𝟖𝟖𝟖, con base en el punto de operación , selecciona si se desea el tipo de probeta que se desea medir en
descrito en las características AC reportado en el datasheet [11]. el circuito para el análisis DC.
Se selecciona en el menú desplegable el tipo de componente
La implementación en ANSYS EDT se muestra a continuación. IPROBE o VPROBE, para insertar probetas de corriente y
voltaje respectivamente, como se muestra a continuación.
Para agregar las fuentes de voltaje DC, basta con buscar en el
buscador Search component name and description del menú
Component Libraries de la interfaz principal el elemento
V_DC.
Se hace doble clic sobre el elemento o se arrastra al diseño
circuital. Se pueden agregar fuente de voltaje y corriente con
componentes V_DC y I_DC en el buscador, respectivamente.

Figura 38 : Implementación de probetas para realizar la

medición de las relaciones 𝐼𝐼 − 𝑉𝑉 a lo largo del circuito.
Componente de probeta Probe
Implementación en ANSYS EDT
Figura 37: Implementación de fuentes de voltaje/corriente.
Diseño de redes de polarización
Componente V_DC
Implementación en ANSYS EDT

Aplicando las ecuaciones, se obtiene el valor de las capacitancia

de acople de señal y las impedancias RFC (RF choke-
aislamiento de la señal RF) de
𝑪𝑪𝑪𝑪 = 𝟖𝟖𝟖𝟖. 𝟒𝟒𝟒𝟒𝟒𝟒𝟒𝟒y 𝑹𝑹𝑹𝑹𝑹𝑹 = 𝟔𝟔𝟔𝟔. 𝟑𝟑𝟑𝟑𝟑𝟑𝟑𝟑𝟑𝟑 de la señal RF para la
frecuencia de operación, mientras que se asignan las fuentes de
voltaje con los valores de 𝑽𝑽𝑩𝑩𝑩𝑩 = 𝟏𝟏𝟏𝟏 𝒚𝒚 𝑽𝑽𝑪𝑪𝑪𝑪 = 𝟑𝟑𝟑𝟑
respectivamente.
La implementación de los parámetros concentrados en ANSYS
EDT.
Figura 39 : Implementación de probetas para realizar la
Para insertar fuentes de voltaje y corriente se busca el medición de las relaciones 𝐼𝐼 − 𝑉𝑉 a lo largo del circuito.
componente DC en el buscador Search component name and Implementación en ANSYS EDT
description. Se hace doble clic sobre el componente de fuente
de voltaje, y en la ventana de Parameter Values se crea la
variable que identifica la fuente de voltaje, como se presentó
anteriormente para modificar parámetros de los componentes
en la interfaz del simulador.
Se asignan los valores de voltaje DC.

Para realizar la medición del análisis DC del circuito

polarizado, se deben insertar probetas de voltaje y corriente.
Para esto se busca el componente Probe en el buscador Search
component name and description. Se hace doble clic sobre el
componente para modificar sus parámetros. En la pestaña
Component se selecciona el parámetro IPROBE. En seguida se Figura 40 : Implementación de probetas para realizar la
medición de las relaciones 𝐼𝐼 − 𝑉𝑉 a lo largo del circuito.

METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
En la pestaña Component, se asigna al valor de Component el
tipo de probeta que se desea insertar.
Implementación en parámetros concentrados en ANSYS EDT
Finalmente, para corroborar el diseño de la red de polarización
se realiza un análisis DC del punto de operación directamente
en la interfaz de ANSYS EDT.
Para esto se despliega el menú Circuit en la interfaz principal
de ANSYS. En seguida se selecciona la herramienta View DC
Bias Values en la opción Show DC Bias.
Este comando permite observar las mediciones de las probetas
de voltaje y corriente sobre la interfaz de ANSYS. Si se
modifican los valores de la red de polarización, elementos
concentrados o parámetros del diseño circuital para sintonizar
el circuito, se puede utilizar en la misma secuencia de comando
Update para actualizar las mediciones del análisis DC del
diagrama circuital.
Esta cadena de comandos se utiliza para validar el punto de
operación del circuito de amplificación.
Figura 41 : Implementación del análisis DC sobre el diagrama
circuital en la interfaz de ANSYS EDT
Implementación en ANSYS EDT
A continuación, se presenta el transistor BFP650, polarizado en
el punto 𝑽𝑽𝑪𝑪𝑪𝑪 = 𝟑𝟑𝟑𝟑, 𝑽𝑽𝑩𝑩𝑩𝑩 = 𝟏𝟏. Se adjuntan las capacitancias de
acople en los puertos RF a la entrada y salida del transistor
polarizado.
29
Figura 42 : Implementación de red de polarización.
Punto de operación
𝑉𝑉𝐶𝐶𝐶𝐶 = 8𝑉𝑉, 𝑉𝑉𝐵𝐵𝐵𝐵 = 1𝑉𝑉.
Implementación en en ANSYS EDT
Con esto concluye la secuencia de implementación de redes de
polarización en ANSYS EDT. Se debe realizar este
procedimiento a variaciones del punto de operación y cambios
en la polarización inducida en el diseño del amplificador,
después de su caracterización en análisis DC.
D. Caracterización y validación del transistor
En seguida se realizan las mediciones del transistor
caracterizado. Esto es se realizan análisis DC, análisis lineales
en frecuencia y diferentes mediciones en simulación del
desempeño del transistor caracterizado. Esto es para corroborar
las relaciones 𝐼𝐼 − 𝑉𝑉, relaciones eléctricas, comportamiento de
la línea de carga en el análisis DC, así como mediciones de
ganancias lineales, parámetros de estabilidad, desacople de la
señal para medir el desempeño del transistor polarización
mediante análisis lineales en frecuencia AC.
Del mismo modo a partir de los resultados de estas
simulaciones, se realiza la validación del modelamiento de
transistor implementado en ANSYS EDT. A partir de las fichas
técnicas y datasheets proveídos por los fabricantes para el
transistor escogido, se valida el modelo del transistor
comparando y contrastando las diferentes curvas de
caracterización reportadas corroborando las relaciones de
voltaje y corriente DC, capacidad eléctrica, regiones eléctricas
de operación, medición de los efectos parásitos y de paquete
intrínseco al modelamiento del transistor, entre otras.
Resulta fundamental realizar estas mediciones previo al diseño
de los diferentes componentes que componen las redes de
amplificación.
A continuación, se muestra la implementación en detalle de las
herramientas de simulación y resultados.
En la interfaz principal de ANSYS EDT, en el menú del proyeto
se hace clic derecho sobre el menú desplegable Analysis, se
30
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
selecciona la opción Add Nexxim Solution Setup y se selecciona
el análisis en DC DC Analysis.
Figura 43: Implementación de simulaciones de análisis DC
sobre el diagrama circuital en la interfaz de ANSYS EDT.
Implementación en ANSYS EDT
Se muestra el siguiente menú de DC Analysis.
En el submenú Sweep Variables se agregan las variables DC
sobre las cuales se desea hacer el barrido, es decir las variable
DC del diagrama circuital que son función de las principales
relaciones de voltaje y corriente, a la entrada y salida del
transistor.
En este ejemplo ilustrativo de caracterización del transistor
NPN BJT BFP650polarizado en 𝑉𝑉𝐶𝐶𝐶𝐶 = 3, 𝑉𝑉𝐵𝐵 = 1𝑉𝑉, las
mediciones de línea de carga son las mediciones de la corriente
de salida(corriente colector 𝐼𝐼𝐶𝐶 ) en función del voltaje en la
salida (voltaje colector 𝑉𝑉𝐶𝐶𝐶𝐶 ).
Para la red de polarización implementada para aplicaciones de
alta ganancia, alta potencia de salida y alta eficiencia , el voltaje
a la salida (colector) se regula por el voltaje de la fuente de
voltaje DC 𝑉𝑉𝐶𝐶𝐶𝐶 . Entonces se selecciona esta variable local para
realizar el barrido.
Existen diferentes variables de caracterización que permiten
corroborar la implementación del modelamiento no lineal del
transistor, en el dominio del tiempo y la frecuencia. Algunas de
esas variables son: relaciones 𝐼𝐼 − 𝑉𝑉 a la salida, corrientes y
voltajes del punto de operación Q, frecuencia, voltajes de unión
entre colector-base y gate-source, entre otros.
Los fabricantes proveen en el datasheet de los transistores los
diferentes parámetros de las curvas de caracterización.
Figura 44 : Implementación de simulaciones de análisis DC
sobre el diagrama circuital en la interfaz de ANSYS EDT.
Menú DC Analysis
Implementación en ANSYS EDT
Entonces se selecciona la opción para añadir las variables de
barrido Add. Se despliega el siguiente menú.
En el menú desplegable Variable se selecciona la variable en
el diagrama circuital sobre la que se desea realizar el barrido
DC. Para este ejemplo de línea de carga la variable de barrido
es la variable local del voltaje colector 𝐕𝐕𝐂𝐂𝐂𝐂 . Se selecciona del
menú desplegable.
Del mismo modo, se selecciona la opción Linear step para
realizar el barrido en pasos.
Para el valor Start se escoge el valor inferior, para el valor de
parada Stop se escoge el valor superior y para el valor Step se
selecciona el paso del barrido lineal. En los respectivos menús
se seleccionan las unidades. Para este ejemplo, se escogen los
parámetros de barrido de 𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆 = 0𝑉𝑉, 𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆 = 10𝑉𝑉,
𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆 = 1𝑉𝑉 para la variable de barrido 𝑉𝑉𝐶𝐶𝐶𝐶 de la fuente de
voltaje, ya que coinciden con los valores en las mediciones
reportadas por el fabricante.
En seguida se hace clic en la herramienta Add>>. Como se
muestra, queda añadida la variable de barrido y su respectivo
rango para simulación. Se selecciona OK.
Del mismo modos se realiza el barrido del voltaje en la base 𝑉𝑉𝐵𝐵
definido por la variable 𝑉𝑉𝐵𝐵𝐵𝐵 . Para este ejemplo, se escogen los
parámetros de barrido de 𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆 = 0𝑉𝑉, 𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆 = 0.9𝑉𝑉,
𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆 = 0.05𝑉𝑉. Se selecciona nuevamente OK.
Nuevamente en el menú de DC Analysis quedan agregadas las
variables de barrido a la configuración de la simulación.
En seguida, se deben implementar las variables de salida o las
funciones sobre las cuales se espera realizar el barrido de las
variables de barrido. Esto es, determinar los nodos y terminales
del diagrama circuital donde se van a medir las principales
variables de voltaje, corriente, potencia, propiedades del
dispositivo y demás mediciones de interés.
 31
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

Para realiza lo anterior, se determinan sobre el diagrama
circuital los componentes y elementos concentrados que están
en las terminales de interés del transistor caracterizado a medir.
Es este caso, las componentes inductivas 𝐿𝐿𝐿𝐿_7 , 𝐿𝐿𝐸𝐸_8 𝑦𝑦 𝐿𝐿𝐿𝐿_6 se
encuentran en las terminales de colector, emisor y drain del
transistor BJT, por lo que es en las terminales de estas
componentes y en sus ramas, donde se miden las diferentes
variables eléctricas de interés.
El número de identificación de las componentes se puede
determinar haciendo doble clic sobre el componente. En la
pestaña Component en los parámetros ID se observa el número
de identificación, que debe ser tenido en cuenta para definir las
variables de salida.

Para habilitar estas componentes como puntos de medición en

las variables de salida, en el menú de DC Analysis, en la barra
de Output Quantities se observan los componentes de interés
para realizar las mediciones de voltaje y corriente.
Para agregar los componentes se hace clic en la herramienta
Edit Quantities.
Figura 46 : Implementación de simulaciones de análisis DC
sobre el diagrama circuital en la interfaz de ANSYS EDT.
Menú de propiedades
Identificación de componentes en el diagrama circuital.
Implementación en ANSYS EDT

Figura 45 : Implementación de simulaciones de análisis DC

sobre el diagrama circuital en la interfaz de ANSYS EDT.
Menú DC Analysis.
Variables de salida para análisis DC.
Implementación en ANSYS EDT

Se despliega el menú Output.

Los componentes implementados se representan con puntos

verdes en el menú desplegable. Se deben seleccionar en el
recuadro aquellos que son de interés en las mediciones
eléctricas para el análisis DC. Para este ejemplo, se seleccionan
los componentes 𝐼𝐼𝐼𝐼6, 𝐼𝐼𝐼𝐼𝐼𝐼7, 𝐼𝐼𝐼𝐼𝐼𝐼8.

Se debe seleccionar la opción Add para agregarlos al menú de

variables de salida definidas Defined Output.
Al finalizar de agregar todos los componentes en las terminales
de interés, se hace clic en OK

Output Quantities

• 𝐿𝐿𝐶𝐶7 𝑒𝑒𝑒𝑒 𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐 Figura 47 : Implementación de simulaciones de análisis DC

• 𝐿𝐿𝐸𝐸8 en emisor sobre el diagrama circuital en la interfaz de ANSYS EDT.
• 𝐿𝐿𝐵𝐵6 en base Menú Output
32
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Variables de salida para análisis DC. ANSYS EDT.
Implementación en ANSYS EDT Implementación en ANSYS EDT

Finalmente, en menú DC Analysis con las variables de barridos
y los componentes de las variables de salida configurados, se
hace clic en OK.
Se muestra el siguiente menú de Linear Network Analysis,
Frequency Domain.
En el submenú Sweep Variables se agregan las variables AC
sobre las cuales se desea hacer el barrido. Para este caso se
realiza el barrido lineal sobre la variable de frecuencia 𝐹𝐹.

Figura 48 : Implementación de simulaciones de análisis DC

sobre el diagrama circuital en la interfaz de ANSYS EDT.
Menú DC Analysis configurado
Implementación en ANSYS EDT Figura 50 : Implementación de simulaciones de análisis lineal
en frecuencia sobre el diagrama circuital
Con base en la secuencia de implementación anteriormente Menú Linear Network Analysis
desarrollada, este procedimiento anterior se debe implementar Implementación en ANSYS EDT
en ANSYS EDT para las diferentes variables de barrido y
curvas de caracterización que presenten los fabricantes para los Entonces se selecciona la opción para añadir las variables de
diferentes modelos de transistores. Para los ejemplos de barrido Add. Se despliega el siguiente menú Add/Edit Sweep.
simulación presentados en este documento, se recomienda
remitirse al procedimiento anterior para realizar su En el menú desplegable Variable se selecciona la variable en
implementación. el diagrama circuital sobre la que se desea realizar el barrido
A continuación, se muestra la implementación en detalle de las DC. Para este ejemplo de análisis lineal en frecuencia se
herramientas de simulación y configuración de las simulaciones selecciona la variable de frecuencia Freq.
lineales en frecuencia AC. Se selecciona del menú desplegable.

En la interfaz principal de ANSYS EDT, en el menú del proyeto
se hace clic derecho sobre el menú desplegable Analysis, se
selecciona la opción Add Nexxim Solution Setup y se selecciona
el análisis lineal en frecuencia Linear Network Analysis.
Del mismo modo, se selecciona la opción Linear step para
realizar el barrido en pasos.
Para el valor Start se escoge el valor inferior, para el valor de
parada Stop se escoge el valor superior y para el valor Step se
selecciona el paso del barrido lineal. En los respectivos menús
se seleccionan las unidades. Para este ejemplo, se escogen los
parámetros de barrido de 𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆 = 0𝐺𝐺𝐺𝐺𝐺𝐺, 𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆 = 6𝐺𝐺𝐺𝐺𝐺𝐺,
𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆 = 0.5𝐺𝐺𝐺𝐺𝐺𝐺, que corresponde al ancho de banda donde el
modelamiento del transistor es válido, reportado por el
fabricante.

En seguida se hace clic en la herramienta Add>>. Como se

muestra, queda añadida la variable de barrido y su respectivo
rango para simulación. Se selecciona OK.

Figura 49 : Implementación de simulaciones de análisis lineal

en frecuencia sobre el diagrama circuital en la interfaz de
 33
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Output Quantities

• 𝐿𝐿𝐶𝐶7 𝑒𝑒𝑒𝑒 𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐

• 𝐿𝐿𝐸𝐸8 en emisor
• 𝐿𝐿𝐵𝐵6 en base

Figura 51 : Implementación de simulaciones de análisis lineal

en frecuencia.
Menú Add/Edit Sweep de barrido lineal AC
Implementación en ANSYS EDT

En seguida, se deben implementar las variables de salida o las

funciones sobre las cuales se espera realizar el barrido de las
variables de barrido. Esto es, determinar los nodos y terminales
del diagrama circuital donde se van a medir las principales
variables de voltaje, corriente, potencia, propiedades del
dispositivo y demás mediciones de interés.

Para realiza lo anterior, se determinan sobre el diagrama

circuital los componentes y elementos concentrados que están
en las terminales de interés del transistor caracterizado a medir.
Es este caso, las componentes inductivas 𝐿𝐿𝐿𝐿_6 , 𝐿𝐿𝐸𝐸_7 𝑦𝑦 𝐿𝐿𝐿𝐿_6 se
encuentran en las terminales de colector, emisor y drain del
transistor BJT, por lo que es en las terminales de estas
componentes y en sus ramas, donde se miden las diferentes
variables eléctricas de interés.

Para habilitar estas componentes como puntos de medición en

las variables de salida, en el menú de DC Analysis, en la barra
de Output Quantities se observan los componentes de interés
para realizar las mediciones de voltaje y corriente.
Para agregar los componentes se hace clic en la herramienta
Edit Quantities.
Figura 52 : Implementación de simulaciones de análisis AC el
diagrama circuital en la interfaz de ANSYS EDT.
Se despliega el menú Output. Menú Output
Variables de salida para análisis DC.
Los componentes implementados se representan con puntos Implementación en ANSYS EDT
verdes en el menú desplegable. Se deben seleccionar en el
recuadro aquellos que son de interés en las mediciones
eléctricas para el análisis DC. Para este ejemplo, se seleccionan Finalmente, en menú Linear Network Analysis con las
los componentes 𝐼𝐼𝐼𝐼6, 𝐼𝐼𝐼𝐼𝐼𝐼7, 𝐼𝐼𝐼𝐼𝐼𝐼8. variables de barridos y los componentes de las variables de
salida configurados, se hace clic en OK.
Se debe seleccionar la opción Add para agregarlos al menú de
variables de salida definidas Defined Output.
Al finalizar de agregar todos los componentes en las terminales
de interés, se hace clic en OK
34
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

Figura 55 : Implementación de resultados DC

Menú del Proyecto
Implementación en ANSYS EDT
Figura 53 : Implementación de simulaciones de análisis AC
sobre el diagrama circuital en la interfaz de ANSYS EDT.
Menú Linear Network Analysis
Implementación en ANSYS EDT

Para simular las configuraciones de simulaciones

implementadas en la interfaz principal de ANSYS EDT, en el
Menú del Proyecto, se hace clic derecho en Anaysis y se
selecciona el comando Analyze(F10).

Figura 56: Implementación de resultados análisis DC

Menú Report
Implementación en ANSYS EDT

En el menú desplegable Solution se selecciona DC Analysis

para obtener un resultado de análisis DC.
Figura 54: Implementación de simulaciones de análisis DC En el menú desplegable Domain se selecciona Sweep, para que
sobre el diagrama circuital en la interfaz de ANSYS EDT. el dominio de la función a graficar sea el barrido de la variable
Análisis del circuito. Comando Analyze. de interés.
Menú del proyecto
Implementación en ANSYS EDT En el menú desplegable Primary Sweep se encuentran las
variables de barrido previamente implementadas. Se debe
En seguida se obtienen los resultados de las simulaciones de la
escoger en este submenú, la variable independiente en la curva
caracterización de transistor.
de caracterización a medir. Para este ejemplo de simulación de
la línea de carga, se selecciona la variable de barrido del voltaje
En la interfaz principal de ANSYS EDT se hace clic derecho
colector, regulada por el componente 𝐕𝐕𝐂𝐂𝐂𝐂 .
sobre el menú desplegable Results. Se selecciona la opción
Se selecciona este componente como variable de barrido.
Create Standard Report y se selecciona la simulación
Rectangular Plot. ANSYS EDT ofrece diferentes gráficos para
En el menú Category se muestran las diferentes funciones de
presentar los resultados de las diferentes simulaciones
salida a graficar. Es decir, se muestran las variables eléctricas
implementadas. Se despliega el siguiente menú Report.
que se pueden medir en las componentes de salidas de interés
escogidas en la configuración del análisis DC.

ANSYS EDT permite realizar barridos de análisis DC de las

variables eléctricas de: voltaje, corriente, potencia, propiedades
del dispositivo, entre otros. En este menú se escoge la variable
 35
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
eléctrica que se desea medir. Para este ejemplo, se realiza en
análisis de línea de carga sobre la medición de la variable
Current en el menú Category.

En el menú Quantity se selecciona el puerto y/o componente

eléctrico de interés para medir la variable de salida seleccionada
en el menú anterior. Para este ejemplo, se desea medir la
corriente a la salida, en el nodo de salida de la corriente de
colector en el puerto 2(externo).
Entonces se selecciona 𝑰𝑰𝑰𝑰𝑰𝑰(𝑰𝑰𝑰𝑰𝑫𝑫𝟖𝟖 ).

En el menú Function se seleccionan las unidades, componentes

y funciones que se desea medir de la variable obtenida.

Finalmente se hace clic en New Report para obtener los

resultados de las simulaciones.
Figura 57 : Resultados de simulaciones de análisis DC sobre
el diagrama circuital en la interfaz de ANSYS EDT.
En la Figura 57 se reportan los resultados de la línea de carga Simulaciones de línea de carga.
obtenidos en simulación. Los resultados del desempeño del Mediciones de 𝐼𝐼𝐶𝐶 [𝑚𝑚𝑚𝑚]𝑣𝑣𝑣𝑣 𝑉𝑉𝐶𝐶𝐶𝐶 [𝑉𝑉].
transistor caracterizado en las mediciones de voltaje y corriente Todos los marcadores se miden para 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉
a la salida del transistor(colector), permiten determinar las Implementación en ANSYS EDT
regiones de operación, funcionamiento y límites de interés en el
amplificador. Con base en el fundamento teórico desarrollado Entonces, a partir de los resultados de la simulación de la línea
presentado para el desarrollo del proyecto, de este análisis de la de carga se escoge la polarización inducida para la clase del
Figura 57 se obtienen propiedades eléctricas fundamentales e amplificador deseada. En este ejemplo, para el diseño de
información del transistor de alta potencia. amplificador clase B, de modo que se conduce el transistor en
región profunda en corte 𝐼𝐼𝑄𝑄 tiende a cero.
Con base en los resultados de la Figura 57, se observa que El autor Gonzalez [4] sugiere valores aproximados de corriente
cuando el voltaje DC de conducción VBB = 0.9𝑉𝑉, para este tipo de aplicaciones.
𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉 la corriente de polarización 𝐼𝐼𝐶𝐶 = 𝐼𝐼𝑄𝑄 = 88.81𝑚𝑚𝑚𝑚
máxima, entonces el transistor se encuentra operando en la
región activa. Este régimen de polarización inducida genera que
el transistor se encuentre en operación activa, por lo que estas Reproduciendo el mismo desarrollo para obtener los resultados
polarizaciones se deben implementar para diseños de de la caracterización se realiza un análisis DC, con las variables
amplificadores de aplicaciones de alta ganancia, alta potencia, de barrido VCC 𝑦𝑦 𝐼𝐼𝐵𝐵𝐵𝐵 . Se implementa una fuente de corriente DC
alto rendimiento, entre las cuales sus principales clases son controlada a la entrada que reemplaza la fuente DC 𝑉𝑉𝐵𝐵𝐵𝐵 , para
Clase A y amplificadores sobreconducidos. realizar la caracterización.

Con base en los resultados de la Figura 57, se observa que Las variables de barrido para esta nueva simulación DC se
cuando el voltaje DC de conducción VBB = 0.8𝑉𝑉, 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉 la presentan a continuación en su configuración:
corriente de polarización 𝐼𝐼𝐶𝐶 = 5.399𝑚𝑚𝑚𝑚 y el transistor entra en
la región de corte de la corriente.
Estos regímenes de polarización inducida se deben implementar • 0𝑉𝑉 < 𝑉𝑉𝑉𝑉𝑉𝑉 < 10𝑉𝑉; 𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆: 1𝑉𝑉
para diseños de amplificadores de aplicaciones de alta potencia, • 0𝑢𝑢𝑢𝑢 < 𝐼𝐼𝐼𝐼 < 940𝑢𝑢𝑢𝑢; 𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆: 80𝑢𝑢𝑢𝑢
supresión de armónicos, técnicas de harmonic tunning, modos
de operación switch de alta eficiencia entre las cuales sus
principales clases son Clase B, Clase C, Clase E, Clase F y
amplificadores en modo switch de operación. Las demás condiciones de configuración e implementación
de análisis DC se mantienen intactas. En la Figura FIGURA se
muestra el menú DC Analysis de la nueva simulación a
Para los amplificadores clase C que son circuitos de implementar.
amplificación especialmente no lineales, la polarización
inducida es debajo de la región de corte, de modo que la
corriente de polarización 𝐼𝐼𝑄𝑄 tiende a 0.
36
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
corriente de operación 𝐼𝐼𝑄𝑄 = 150.438𝑚𝑚𝑚𝑚 se induce a una
corriente de base 𝐼𝐼𝐵𝐵 = 960𝑢𝑢𝑢𝑢.

En la Figura 61 se observan las curvas de caracterización de

corriente de salida (drain) en función del voltaje de salida
(voltaje drain-source) a variaciones de la corriente de base. En
el punto de
𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐵𝐵 = 0.80𝑢𝑢𝑢𝑢 el fabricante reporta una corriente de
operación 𝐼𝐼𝑄𝑄 = 19.8𝑚𝑚𝑚𝑚, en el punto de
𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐵𝐵 = 940𝑢𝑢𝑢𝑢 se reporta una corriente de colector
𝐼𝐼𝑄𝑄 = 140𝑚𝑚𝑚𝑚. Entonces las mediciones del análisis DC de las
relaciones 𝐼𝐼 − 𝑉𝑉 del transistor caracterizado se aproximan a las
mediciones reportadas por los fabricantes, para diferentes
regímenes de operación, la validación de transistor en el análisis
Figura 58: Implementación simulación análisis DC DC se realiza comparando las mediciones de las relaciones de
Caracterización de las relaciones 𝐼𝐼 − 𝑉𝑉 en análisis DC del voltaje y corriente a la salida del transistor con las mediciones
transistor. de caracterización reportada por el fabricante en el datasheet,
Menú DC Analysis para diferentes puntos y regímenes de operación.
Implementación en ANSYS EDT.

Figura 60 : Resultados de simulación de corriente de salida

(drain) a variaciones de corriente de base.
Validación de la caracterización
Relaciones de voltaje y corriente
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 1𝑉𝑉
Mediciones de corriente de salida 𝐼𝐼𝐷𝐷𝐷𝐷 vs voltaje de salida 𝑉𝑉𝐶𝐶 .
Implementación en ANSYS EDT

Figura 59: Implementación simulación análisis DC

Caracterización de las relaciones 𝐼𝐼 − 𝑉𝑉 en análisis DC del A partir de los resultados anteriores y la comparación con la
transistor. información dada por el fabricante se valida el modelamiento
Menú Report DC del transistor en régimen DC.
Implementación en ANSYS EDT.

En la Figura 60 se presentan los resultados de la simulación en

análisis DC, con variables de barrido 𝑉𝑉𝐶𝐶𝐶𝐶 𝑦𝑦 𝐼𝐼𝐵𝐵𝐵𝐵 . Se observa que
en el punto
En la Figura 60 se presentan los resultados de la simulación
de corriente de salida (drain) en función del voltaje de operación
𝑉𝑉𝐶𝐶𝐶𝐶 (regulado por la fuente de la polarización 𝑉𝑉𝐶𝐶𝐶𝐶 ) a variaciones
de la corriente de base 𝐼𝐼𝐵𝐵𝐵𝐵 .
En el régimen de voltaje VCC = 3𝑉𝑉 se tienen los siguientes
resultados. Para una corriente de base 𝐼𝐼𝐵𝐵𝐵𝐵 = 80𝑢𝑢𝑢𝑢 se tiene una
corriente de operación 𝐼𝐼𝑄𝑄 = 19.484𝑚𝑚𝑚𝑚 y el amplificador opera
en modo activo, en la región límite de conducción continua y
región de corte, donde 𝐼𝐼𝑄𝑄 = 0 tiende a 0. El punto máximo de
 37
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

Figura 62 : Implementación de simulaciones de análisis AC

sobre el diagrama circuital en la interfaz de ANSYS EDT.
Implementación en ANSYS EDT

En el menú desplegable Solution se selecciona

Linear Frequency para obtener un resultado de análisis AC.
En el menú desplegable Domain se selecciona Sweep, para que
el dominio de la función a graficar sea el barrido de la variable
de interés.

En el menú desplegable Primary Sweep se encuentran las

variables de barrido previamente implementadas. Se debe
escoger en este submenú, la variable independiente en la curva
de caracterización a medir. Para este ejemplo selecciona la
variable de barrido de frecuencia 𝑭𝑭𝑭𝑭𝑭𝑭𝑭𝑭
Figura 61 : Mediciones de corriente de salida (drain) a En el menú Category se muestran las diferentes funciones de
variaciones de corriente de base. salida a graficar. Es decir, se muestran las variables de
Validación de la caracterización caracterización, relaciones 𝐼𝐼 − 𝑉𝑉 en la frecuencia, parámetros
Relaciones de voltaje y corriente . de caracterización(parámetros S,Z, Y), parámetros de
Tomado de datasheet [11] estabilidad, ganancias, entre otros. Para caracterizar transistores
a partir de sus características AC se obtener los siguientes
En seguida se realiza la obtención de los resultados de las resultados: parámetros de distorsión en el punto de operación
simulaciones en análisis AC, para el punto de operación implementado, medida de desacople VSWR de la señal,
reportado por el fabricante VCE = 3𝑉𝑉, 𝑓𝑓(𝑓𝑓), 𝐼𝐼𝐶𝐶 = 70𝑚𝑚𝑚𝑚 ganancias y parámetros de estabilidad. En seguida se presenta
el desarrollo para una de estas variables. El procedimiento para
El procedimiento de obtención de estas simulaciones se la obtención de los demás resultados es el mismo.
presenta a continuación.
Para este ejemplo, se realiza en análisis de lineal en frecuencia
la medición de la variable S Parameter en el menú Category.
En la interfaz principal de ANSYS EDT se hace clic derecho
sobre el menú desplegable Results. Se selecciona la opción En el menú Quantity se selecciona el puerto y/o componente
Create Standard Report y se selecciona la simulación Data eléctrico de interés para medir la variable de salida seleccionada
Table, para obtener los resultados de las variables AC en tablas en el menú anterior. Para este ejemplo, se desea medir los
tabuladas. ANSYS EDT ofrece diferentes gráficos para parámetros de dispersión del transistor polarizado en el punto
presentar los resultados de las diferentes simulaciones de operación de diseño
implementadas. Se despliega el siguiente menú Report. Entonces se seleccionan los parámetros S (𝑆𝑆11 , 𝑆𝑆21 , 𝑆𝑆12 , 𝑆𝑆22 )
𝑺𝑺(𝑷𝑷𝑷𝑷𝑷𝑷𝑷𝑷𝑷𝑷, 𝑷𝑷𝑷𝑷𝑷𝑷𝑷𝑷𝑷𝑷).

En el menú Function se seleccionan las unidades, componentes

y funciones que se desea medir de la variable obtenida. En este
caso se miden los parámetros S en dB.

Finalmente se hace clic en New Report para obtener los

resultados de las simulaciones.
38
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

Figura 63 : Resultados de simulación de parámetros de

dispersión a variaciones de frecuencia.
Validación de la caracterización en análisis AC
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 1𝑉𝑉, 𝐼𝐼𝐵𝐵𝐵𝐵 = 20𝑢𝑢𝑢𝑢
Implementación en ANSYS EDT

Algunos fabricantes de transistores de alta potencia y Figura64 : Resultados de simulación de VSWRin de la señal
dispositivos utilizados en el diseño de amplificadores RF Validación de la caracterización en análisis AC
reportan en la ficha técnica las mediciones de los parámetros S, Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 1𝑉𝑉
para diferentes regímenes de punto de operación. En caso de Implementación en ANSYS EDT
que el transistor escogido presente en su datasheet esta
información se sugiere validar la caracterización en frecuencia.

Los resultados de las demás variables AC reportadas en la

caracterización se lograron mediante el proceso anteriormente
descrito. En seguida se presentan los resultados.

En la Figura 64 se muestran los resultados de la medida de

desacople a la entrada VSWRin. Como se puede observar en la
banda de frecuencias de interés de 1.4 − 2.2𝐺𝐺𝐺𝐺𝐺𝐺 el valor de
desacople en el puerto de entrada oscila entre
6.35 < 𝑉𝑉𝑆𝑆𝑊𝑊𝑊𝑊 < 6.9 . El punto de la frecuencia de operación
se tiene que 𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉 = 6.4802 y la señal está desacoplada.

En la Figura 65 se muestran los resultados de la medida de

desacople a la entrada VSWRout. Como se puede observar en
la banda de frecuencias de interés de 1.4 − 2.1𝐺𝐺𝐺𝐺𝐺𝐺 el valor de
desacople en el puerto de entrada oscila entre
1.8 < 𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉 < 2.4 . El punto de la frecuencia de operación de
𝑓𝑓 = 1.8𝐺𝐺𝐺𝐺𝐺𝐺 se tiene que 𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉 = 2.03y la señal está
desacoplada, pero en menor medida que a la entrada.

Figura 65: Resultados de simulación de VSWRout de la señal

Validación de la caracterización en análisis AC
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 1𝑉𝑉, 𝐼𝐼𝐵𝐵𝐵𝐵 = 20𝑢𝑢𝑢𝑢
Implementación en ANSYS EDT
 39
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

En la Figura 66 se presentan las mediciones de las ganancias

lineales. Se observa que en punto de frecuencia de operación
𝑓𝑓 = 1.8𝐺𝐺𝐺𝐺𝐺𝐺, se tiene 𝐺𝐺𝐺𝐺 = 18.6836𝑑𝑑𝑑𝑑𝑑𝑑,
𝐺𝐺𝑀𝑀𝑀𝑀𝑀𝑀 = 𝐺𝐺𝑀𝑀𝑀𝑀𝑀𝑀 = 17.44𝑑𝑑𝑑𝑑 y 𝐺𝐺𝑚𝑚𝑚𝑚 = 15.88𝑑𝑑𝑑𝑑.

Figura 66 : Resultados de simulación de ganancias

Validación de la caracterización en análisis AC Figura 68: Resultados de ganancias.
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 1𝑉𝑉 Caracterización AC reportada por el fabricante.
Implementación en ANSYS EDT Validación de la caracterización en análisis AC.
Características AC de transistor BFP650
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉.
En la Figura 68 se observan las mediciones de las ganancias
Tomado de datasheet [11]
reportadas por el fabricante en el datasheet. Se observa que en
el punto de interés 𝑓𝑓 = 1.8𝐺𝐺𝐺𝐺𝐺𝐺, se tiene una ganancia Se recuerda que a partir del análisis de la línea de carga y la
disponible de 𝐺𝐺𝐺𝐺𝐺𝐺 = 18.2𝑑𝑑𝑑𝑑, mientras que a la frecuencia de caracterización 𝐼𝐼 − 𝑉𝑉 a la salida del transistor, se escogió el
𝑓𝑓 = 3𝐺𝐺𝐺𝐺𝑧𝑧 reporta 𝐺𝐺𝑚𝑚𝑚𝑚 = 15𝑑𝑑𝑑𝑑. La validación de la punto 𝐼𝐼𝐶𝐶 = 5.24𝑚𝑚𝑚𝑚, 𝑉𝑉𝐶𝐶 = 3𝑉𝑉 como punto de operación, en
caracterización AC del transistor implementado se realiza régimen de corto de corriente IQ , para generar una conducción
comparando las principales mediciones AC con los puntos en clase B.
medidos por los fabricantes. Se corrobora el comportamiento en
frecuencia AC del transistor.
Se escoge a partir de la Figura 60 la polarización de VBB =
0.8V, VCC = 3𝑉𝑉 obteniendo así un punto de operación en
simulación de VCE = 3𝑉𝑉 𝑦𝑦 𝐼𝐼𝐶𝐶 = 5.399𝑚𝑚𝑚𝑚, y a partir de la
caracterización del transistor se escoge a partir del análisis de la
línea de carga, el punto en la región de corte, para diseño clase
B de operación.

Se realiza nuevamente el procedimiento para implementar la

red de polarización en el diagrama circuital con los nuevos
valores de polarización.

Existe un paso intermedio entre el rediseño e implementación

de la red de polarización y el circuito de acople, que aplica
únicamente para diseños de amplificadores switch,
amplificadores con control armónico, alta eficiencia y
supresión de armónicos. Estos diseños de amplificadores son
propios de circuitos clase C, clase D, clase F y aplicaciones con
implementación de redes de control armónico.
Figura 67 : Resultados de simulación de ganancias
Validación de la caracterización en análisis AC
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 1𝑉𝑉
Implementación en ANSYS EDT
40
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

Una vez implementado el transistor caracterizado y polarizado,

se debe implementar en parámetros concentrados las redes de
supresión de armónicos, control armónico, filtros y resonadores
con base en las técnicas expuestas en la fundamentación teórica.
Para propósitos de este documento se implementarán solo
amplificadores sintonizados y acoplados directamente.

E. OPTIMIZACIÓN DE LA CARGA:
SINTONIZACIÓN DE IMPEDANCIA OPTIMA EN EL PUERTO MEDIDO

El paso siguiente en la metodología de diseño de

amplificadores de alta potencia propuesta es optimizar la carga.
Esto es a partir del desarrollo teórico presentado en la sección
“Optimización de la carga”, en donde se presenta de manera
analítica la forma de calcular la impedancia óptima en el puerto
de entrada y salida de modo que se maximice la potencia de
salida, y alto desempeño del circuito, a partir de la aplicación
del diseño y el requisito de diseño que se desee maximizar. Figura 69: Source pull data de transistor BFP 650, polarizado
Para esto se realiza el análisis teórico de la línea de carga y en régimen de máxima potencia disponible
el análisis teórico de la obtención de los contornos Load Pull Régimen de polarización 𝑽𝑽𝑪𝑪𝑪𝑪 = 𝟑𝟑𝟑𝟑 , 𝑰𝑰𝑪𝑪 = 𝟑𝟑𝟑𝟑 − 𝟕𝟕𝟕𝟕𝟕𝟕𝟕𝟕 .
presentados en la sección de marco conceptual, para determinar Extraído de datasheet [11]
la impedancia extrínseca de puerto y parámetros de la línea de
carga. La implementación de la impedancia óptima en el puerto de
entrada se implementa en ANSYS EDT utilizando la
herramienta SmithTool. A continuación, se presenta su
Para determinar la impedancia óptima de puerto en la
implementación.
entrada, es decir el source pull data de amplificador, se utiliza
la información dada por el fabricante en la ficha técnica, En el Menú de Proyecto se hace clic derecho sobre el circuito
datasheet o reporte técnico de aplicación reportado por el autor del diagrama circuital del amplificador diseñado Circuit1. Se
para un dispositivo. En la metodología de diseño propuesta en selecciona la herramienta Smith Tool… como se muestra a
este documento, la impedancia óptima en el puerto de entrada continuación.
se encuentra mediante las mediciones Source-pull data
reportada por los fabricantes para diferentes regímenes de
polarización.

En la Figura 69 se observa las mediciones source pull de un

transistor BFP 650.
Se observa que para la polarización de 𝑽𝑽𝑪𝑪𝑪𝑪 = 𝟑𝟑𝟑𝟑,
𝑰𝑰𝑪𝑪 = 𝟑𝟑𝟑𝟑𝟑𝟑𝟑𝟑 − 𝟕𝟕𝟕𝟕𝟕𝟕𝟕𝟕 el fabricante nos provee la impedancia
óptima de puerto, para frecuencias en la banda de
𝟎𝟎. 𝟒𝟒𝟒𝟒 − 𝟑𝟑. 𝟓𝟓𝟓𝟓𝟓𝟓𝟓𝟓. Entonces se utiliza el punto de impedancia
óptima en source para la aplicación, polarización del
amplificador y requerimientos deseados, para así generar el
acople del circuito en el puerto de entrada.

Figura 70: Implementación de impedancia óptima

Herramienta Smith Tool
Implementación en ANSYS EDT
 41
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Se despliega el menú Smith Tool, así como la interfaz gráfica Se tiene el transistor caracterizado y polarizado en el modo de
de la carta de Smith en ANSYS EDT para sintetizar circuitos operación deseado, a partir de los requisitos de diseño en la
de acople. Se selecciona el menú Matching. En seguida en el interfaz principal de ANSYS EDT.
menú Freq se selecciona la frecuencia de operación en el
Primero se debe implementar la señal RF a la entrada del
diseño. Para este ejemplo Freq = 1.8GHz. Utilizando las
amplificador que genera la conducción del circuito.
coordenadas de componentes de impedancias, se encuentra el
punto de impedancia óptima reportado en el datasheet para Para esto se despliega el menú Ports de la interfaz principal. En
realizar el acople a la entrada del amplificador. seguida se selecciona el puerto Interface Port o se selecciona
Interface Port directamente de la interfaz en el submenú
Se utiliza el comando New Math. En seguida se selecciona el
Schematic de la interfaz principal.
punto sobre la carta de Smith aproximado al valor de acople a
la entrada reportado. El valor de la impedancia óptima
normalizada aproximada es 𝑍𝑍𝑠𝑠− = 0.5 − 0.11𝑗𝑗.
Se arrastra el puerto RF a la entrada y salida del circuito de
amplificación. Se realiza el mismo procedimiento para
implementar el puerto RF a la salida del amplificador, para
Un procedimiento análogo se realiza para implementar la
poder realizar la medición del desempeño, posteriormente.
impedancia óptima en el puerto de salida, sintonizada mediante
Harmonic Load Pull.
Una vez se ha implementado el puerto RF, se hace doble clic
sobre el mismo para editar sus parámetros de componente.

Se despliega el siguiente menú.

Figura 71: Implementación de impedancia óptima

Herramienta Smith Tool
Implementación en ANSYS EDT

La sintonización de la impedancia en el puerto de salida en

ANSYS EDT se realiza utilizando la herramienta Harmonic
Balance Load Pull HBloadpull. Esta herramienta permite Figura 72: Implementación de puertos RF.
sintonizar mediante un barrido lineal la impedancia extrínseca Definición del puerto.
del puerto medido en sus componentes real/imaginaria o Implementación en ANSYS EDT
magnitud/fase, generando así los diferentes contornos de
Se debe seleccionar la opción Microwave Port, determinar el
potencia.
número de puerto Port number. El valor de la impedancia para
El objetivo es encontrar la impedancia óptima que maximice el un diseño de circuito de microondas en un ambiente controlado
requisito de diseño de interés entregado por el circuito, y por de 50Ω, entonces en el parámetros Simple impedance se
ende el desempeño entregado por el amplificador, realizando introduce el valor de 𝑍𝑍𝑜𝑜 = 50 + 0𝑖𝑖Ω = 50Ω.
mediciones load pull a la salida del circuito.
El procedimiento para implementar este método se muestra a
A continuación, se definen los parámetros del puerto RF, esto
continuación.
es se determinan las fuentes que se van a implementar al
circuito para generar la conducción, amplificación, las cuales
42
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
serán utilizadas para realizar diferentes análisis en el dominio Figura 74 : Implementación de puertos RF.
del tiempo y la frecuencia. Para esto, se utiliza el comando Edit Implementación de fuente de potencia sinusoidal 𝑃𝑃𝑃𝑃𝑃𝑃 para
Sources. generar la conducción de la señal RF en el circuito.
Implementación en ANSYS EDT
Se despliega el siguiente menú.
Para definir los parámetros de la fuente sinusoidal
implementada, se hace clic en el botón Edit Properties.

A continuación, se definen las variables locales que definen los

parámetros de la fuente. Los principales parámetros que definen
la conducción de la señal RF en el puerto de entrada son:
magnitud AC de la señal ACMAG, fase de la señal AC
ACPHASE, potencia de entrada disponible POWER,
frecuencia de la señal AC FREQ, ángulo de desfase de la señal
de excitación (para generar la conducción) THETA, tono de
excitación TONE. Se definen los parámetros de la fuente
utilizando variables locales.

Figura 73: Implementación de puertos RF.

Implementación de las fuentes en el puerto RF.
Implementación en ANSYS EDT

En este menú se observan los puertos RF añadidos al circuito,

así como se enlistan los diferentes tipos de fuentes añadidos al
diagrama circuital de la interfaz principal. Para cada fuente
añadida se conoce el nombre de la fuente, la descripción de la
fuente y en la caja “Include” se determina si el puerto
seleccionado incluye la fuente seleccionada.
Para generar la conducción de los amplificadores de alta
potencia es necesario generar la conducción de una señal RF
con una potencia de entrada determinada. Entonces se agrega
una fuente de potencia sinusoidal.
Para esto se selecciona en el menú Add New Source, la fuente
Power y el tipo de fuente Sinusoidal. Se hace clic en el botón Figura 75 : Implementación de puertos RF.
Add to selected port. El proceso se muestra en seguida. Implementación de los parámetros de la fuente sinusoidal a
partir de variables locales.
Implementación en ANSYS EDT

Las variables que definen los parámetros de la fuente sinusoidal

se editan como se presentó anteriormente, en el menú
Properties de las variables del proyecto, en la interfaz principal
de ANSYS.

Los valores de estos parámetros se definen a partir de los

requisitos de diseños impuestos en el circuito y las propiedades
eléctricas del transistor caracterizado. Por ejemplo, la
frecuencia FREQ definida se implementa para la banda de
operación escogida para la aplicación del amplificador de alta
potencia, así como el rango de frecuencias en donde el
modelamiento de transistor es válido, dado por el fabricante.

El tono de excitación TONE se escoge en la frecuencia de

régimen determinado para la aplicación específica, detallado en
el datasheet.
 43
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Por ejemplo, para un diseño de amplificador donde el requisito Harmonic Tunning en ANSYS EDT es una simulación en
de diseño es alta potencia en el punto de compresión utilizando balance armónico, y la sintonización de la impedancia óptima
el transistor Si NPN BFP650, cuyo datasheet se detalla en [11], en el puerto de salida se realiza en el dominio de la frecuencia
para bandas de frecuencias microondas, se utiliza entonces la para cada uno de los armónicos que componen la señal de
frecuencia de 1.8𝐺𝐺𝐺𝐺𝐺𝐺 reportada por el autor, entonces este es el salida.
parámetros de la frecuencia de operación y el tono de
excitación.
La magnitud AC de la señal sinusoidal se debe encontrar en los
rangos de amplificación en pequeña señal.

La potencia de entrada POWER para generar la conducción de

la señal RF se debe determinar a partir de las curvas de barridos
lineales, ganancias y demás mediciones dependientes de la
potencia reportados por el fabricante. Finalmente, el parámetro
THETA que es el retraso de fase, define la conducción impuesta
al circuito.

Para este ejemplo de la implementación de la metodología en el

diseño de un amplificador clase B, se definen los siguientes
parámetros de la fuente de potencia: La potencia de entrada
POWER 𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃 = 10𝑑𝑑𝑑𝑑𝑑𝑑 , la magnitud de la señal AC
𝐴𝐴𝐴𝐴𝐴𝐴𝐴𝐴𝐴𝐴 = 10𝑚𝑚𝑚𝑚, la frecuencia de operación Figura 76: Implementación de análisis de Harmonic Balance
𝐹𝐹𝐹𝐹𝐹𝐹𝐹𝐹 = 1.8𝐺𝐺𝐺𝐺𝐺𝐺, el tono de excitación (inicialmente mono HBloadpull sintonización de la carga óptima en el puerto de
tono. En análisis de distorsión se deben implementar más de 1 salida. Herramienta Harmonic Balance(1-Tone)
tono para medir los diferentes efectos de distorsión) Implementación en ANSYS EDT
𝑇𝑇𝑇𝑇𝑇𝑇𝑇𝑇1 = 1.8𝐺𝐺𝐺𝐺𝐺𝐺, y el ángulo de desfasamiento de la señal RF
𝑇𝑇𝑇𝑇𝑇𝑇𝑇𝑇𝑇𝑇 = 180°, de modo que se induce la conducción en clase
Se despliega el siguiente menú Harmonic Balance Analysis.
B, junto con la red de polarización implementada.
En el comando Name se pone loadpull.
El número máximo de armónicos constituye el número de
En seguida se realiza la sintonización de la impedancia óptima
armónicos de frecuencias que se desea tener en cuenta en el
a la salida del amplificador, en condición de máxima potencia.
análisis. El numero predeterminado es 7. Para este ejemplo se
Entonces con base en el fundamento teórico presentado en la
escoge un número máximo de MaxHarmonicNumber = 5.
sección, “Optimización de la carga” se escoge el punto de
En el comando F1Value se selecciona la frecuencia armónica
potencia máxima en la región de saturación.
fundamental que es el mismo tono TONE de excitación de la
señal del puerto RF implementada. En este caso se
El simulador ANSYS EDT realiza la variación de las
selecciona 𝑭𝑭𝑭𝑭 = 𝑭𝑭𝑭𝑭𝑭𝑭𝑭𝑭𝑭𝑭 = 𝟏𝟏. 𝟖𝟖𝟖𝟖𝟖𝟖𝟖𝟖.
componentes impedancias en un rango lineal determinado, y
obtiene así los contornos load-pull que muestran la potencia
emitida por el puerto. Las componentes de la impedancia
óptima medidas por el simulador corresponden a la impedancia
vista en el puerto externo de la salida, en el plano de referencia
del puerto. Por esta razón, para implementar la impedancia
óptima en la herramienta Smith Tool se debe reflejar la
componente resistiva en el plano intrínseco del puerto de salida.
Del mismo modo, el acople se realiza en condición de acople
conjugado, por lo que la componente imaginaria se refleja
respecto al eje x en la carta de Smith.

La implementación en ANSYS EDT se muestra a continuación.

En la interfaz principal de ANSYS EDT, con la caracterización

del transistor polarizado para la aplicación deseada, punto de Figura 77: Implementación de sintonización HBLoadpull de
operación y conducción, se debe realizar el análisis impedancia óptima en el puerto de salida. Herramienta
HBLoadPull. Harmonic Balance(1-Tone)
Implementación en ANSYS EDT
Para esto, se hace clic derecho sobre el menú desplegable
Analysis, se selecciona la opción Add Nexxim Solution Setup y
se selecciona el análisis en balance armónico
Harmonic Balance(1-Tone). La sintonización LoadPull por
44
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
En el menú Output Quantities se muestran los componentes
eléctricos tenidos en cuenta en la solución de las ecuaciones de
balance armónico.

El simulador ANSYS EDT realiza entonces algoritmos

iterativos para solucionar las ecuaciones de balance armónico
por métodos de integración, al obtener las ecuaciones del
subcircuito lineal y no lineal presentados en la fundamentación
teórica. En este menú se deben escoger todos los componentes
que se deseen tener en cuenta para construir los sistemas de
ecuaciones lineales y no lineales, para solucionar las ecuaciones
de balance. Se hace clic en Edit Quantities… Aparece el
siguiente menú Output. En seguida se seleccionan todos los
componentes en la casilla check identificados con punto verde, Figura 79: Implementación de sintonización HBLoadpull de
que corresponden a todos los componentes del diagrama impedancia óptima en el puerto de salida. Herramienta
circuital del amplificador diseñado. Menú Output
Selección de armónicos a sintonizar
Del mismo modo se deben seleccionar todos los componentes Harmonic Balance(1-Tone)
armónicos de la carpeta Harmonics así como la componente Implementación en ANSYS EDT
DC para sintonizar la impedancia óptima teniendo en cuenta los
efectos de distorsión generados a estas frecuencias. Una vez se
seleccionan todos los componentes y armónicos se hace clic en De vuelta en el menú Harmonic Balance Analysis, se debe
OK. seleccionar en el menú Load Pull la casilla Enable Load Pull.
Se despliega el siguiente menú Load Pull Settings.

Figura 80: Implementación de sintonización HBLoadpull de

impedancia óptima en el puerto de salida.
Harmonic Balance(1-Tone)
Implementación en ANSYS EDT

Enseguida en el menú desplegable se selecciona el puerto de

salida Port2. Esta selección es fundamental ya que el simulador
Figura 78: Implementación de sintonización HBLoadpull de solo sintoniza la impedancia óptima en el puerto de salida a la
impedancia óptima en el puerto de salida. Herramienta carga. En la pestaña Tuner Freequencies se debe digitar en
Menú Output número y unidades la frecuencia de sintonización, en este caso
Harmonic Balance(1-Tone) el tono de la frecuencia fundamental 𝑓𝑓 = 1.8𝐺𝐺𝐺𝐺𝐺𝐺. En el menú
Implementación en ANSYS EDT Termination Impedance at Tuner Frequencies se selecciona
la opción sweep gamma in real/mag. Se configura el ambiente
de acople de puerto a impedancia característica de 𝑍𝑍𝑜𝑜 = 50Ω.
Como se muestra a continuación. Se hace clic en OK.
 45
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Harmonic Balance(1-Tone) load pull
Menú Harmonic Balance Analysis
Configuración de la sintonización en el puerto de salida
Implementación en ANSYS EDT

Para simular las configuraciones de simulaciones

implementadas en la interfaz principal de ANSYS EDT, en el
Menú del Proyecto, se hace clic derecho en Anaysis y se
selecciona el comando Analyze(F10).
Para obtener la impedancia óptima en el puerto extrínseco a la
salida, se realiza el siguiente procedimiento. En el Menú de
Proyecto, se hace clic derecho en Results, en seguida se
despliega el menú Create Loadpull Report, y se selecciona
Smith Contour Plot. Se despliega el menú Report.

Figura 81: Implementación de sintonización HBLoadpull de

impedancia óptima en el puerto de salida.
Harmonic Balance(1-Tone) load pull
Menú Load Pull Settings
Configuración de la sintonización en el puerto de salida
Implementación en ANSYS EDT Figura 83: Implementación de resultados de la sintonización
HBLoadpull de impedancia óptima en el puerto de salida.
En el menú Harmonic Balance Analysis quedan agregadas Harmonic Balance(1-Tone) load pull
automáticamente las variables de barrido del análisis Menú de Proyecto
Harmonic Load Pull 𝒁𝒁𝒁𝒁𝒁𝒁𝒁𝒁𝒁𝒁 y 𝒁𝒁𝒁𝒁𝒁𝒁𝒁𝒁𝒁𝒁, que son las Implementación en ANSYS EDT
componentes de la impedancia externa, en el plano de salida.
Enseguida se muestra este menú configurado en su totalidad. En el menú Solution se selecciona loadpull.
Para finalizar la implementación del análisis se hace clic en En el menú Domain se selecciona Loadpull Contour.
OK. Las variables de barrido son Primary Sweep Zreal y
Secondary Sweep ZImag.
En el menú Catégory se selecciona la variable Power que es
la variable que se desea sintonizar en máxima potencia
mediante la obtención de los contornos loadpull. En el menú
Quantity se selecciona la componente fundamental de la
potencia de salida 𝐹𝐹1, que es la potencia RF de salida medida
en las variables de desempeño de amplificadores de alta
potencia. Se selecciona P(Port2) <F1>. En el menú de
unidades Function se selecciona <none>. Se hace clic en
New Report. Se despliega la carta de Smith con los contornos
load pull generados en simulación, para el amplificador
diseñado y el régimen de polarización establecido.

Figura 82: Implementación de sintonización HBLoadpull de

impedancia óptima en el puerto de salida.
46
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Figura 85: Implementación de resultados de la sintonización
HBLoadpull de impedancia óptima en el puerto de salida.
Extracción de impedancia óptima extrínseca en el puerto de
salida. Este valor de impedancia normalizada se encuentra en
el plano externo del puerto medido.
Harmonic Balance(1-Tone) load pull
Menú Report
Implementación en ANSYS EDT

F. SÍNTESIS DE ACOPLES

El siguiente paso de la metodología de diseño propuesta es

realizar los circuitos de acople a la entrada y salida del
amplificador, a partir de las impedancias óptimas normalizadas
sintonizadas a la entrada y salida del amplificador encontradas
en la sección anterior. La síntesis de acoples en ANSYS EDT
se realiza mediante la herramienta Smith Tool que permite
Figura 84: Implementación de resultados de la sintonización acoplar impedancias sobre la carta de Smith.
HBLoadpull de impedancia óptima en el puerto de salida.
Harmonic Balance(1-Tone) load pull Su implementación se muestra a continuación. En el menú del
Menú Report proyecto, se hace clic derecho sobre el circuito del diagrama
Implementación en ANSYS EDT circuital del amplificador Circuit1. En seguida se selecciona la
herramienta Smith Tool. Nuevamente se abre la interfaz gráfica
La sintonización de la impedancia óptima en el puerto externo de esta herramienta en el simulador.
obtenida se presenta a continuación. En el punto de saturación
en el centro del contorno encontrado para la frecuencia
fundamental, se tiene una impedancia extrínseca normalizada
de 𝑅𝑅𝑅𝑅 = −1.2186 − 0.0041𝑗𝑗 que corresponde a una
impedancia óptima interna en condición de acople conjugado
de 𝑍𝑍𝐿𝐿− = 1.2186 + 0.004𝑗𝑗. Del mismo modo, en la potencia de
compresión en la región límite del contorno se tiene 𝑅𝑅𝑅𝑅 =
−1.1204 + 0.0004𝑗𝑗 con su respectiva impedancia óptima
interna 𝑍𝑍𝐿𝐿− = 1.1204 − 0.0004𝑗𝑗. Este mismo proceso de
implementación se puede realizar para medir la impedancia
óptima normalizada para cada una de las frecuencias armónicas
tenidas en cuenta en el modelamiento.
Para este ejemplo se escoge el punto de saturación de potencia
máxima, con una impedancia óptima normalizada intrínseca de Figura 86: Implementación de síntesis circuitos de acople
de 𝑍𝑍𝐿𝐿− = 1.2186 + 0.004𝑗𝑗 para realizar la implementación de Herramienta Smith Tool de ANSYS EDT.
acoples. Los resultados se presentan en la Figura 85. Implementación en ANSYS EDT

Se selecciona la pestaña Matching. En el menú desplegable

Solution se selecciona Linear Frequency. En el menú Freq se
selecciona la frecuencia de operación del diseño de circuito.
Para este ejemplo 𝐹𝐹𝐹𝐹𝐹𝐹𝐹𝐹 = 1.8𝐺𝐺𝐺𝐺𝐺𝐺. Se selecciona el comando
New Match.

Para la síntesis de circuito de acople a la entrada se introduce el

valor de la impedancia normalizada del puerto de entrada, esto
es la impedancia 𝑍𝑍𝑜𝑜− = 1Ω en el puerto de entrada. En seguida
se implementan secuencias de combinaciones de circuitos de
acoples para acoplar la impedancia del puerto de entrada hasta
la impedancia óptima normalizada reportada en el Source-pull
data del fabricante. Los circuitos de acople se pueden sintetizar
en parámetros concentrados (resistencias, inductancias,
 47
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
capacitores) o en parámetros distribuidos (líneas de
transmisión, stubs en corto, stub en circuito abierto). Para
finalizar la síntesis de acople se hace clic en el comando
Export.

Para los acoples en parámetros distribuidos es necesario utilizar

la herramienta TLR para calcular e implementar los
parámetros de la capa física 𝑊𝑊, 𝑃𝑃 de las líneas de transmisión
física, mediante componentes Tramission Lines, Physical
Lenght. En la sección de simulaciones en el documento se Figura 88: Implementación de síntesis circuitos de acople
presentan síntesis de parámetros distribuidos en los circuitos de Cirucito de acople a la entrada 𝑅𝑅 = 25.26Ωen serie
acople y el uso de esta herramienta para transformarlos a la capa Herramienta Smith Tool de ANSYS EDT.
física. Implementación en ANSYS EDT

Los resultados se presentan a continuación. En la Figura

FIGURA se observa la síntesis del circuito de acople a la
entrada desde la impedancia del puerto de entrada con
impedancia característica normalizada 𝑍𝑍𝑜𝑜− = 1 hasta la
impedancia óptima en el puerto de entrada 𝑍𝑍𝑆𝑆𝑂𝑂𝑂𝑂𝑂𝑂 = 0.5 −
0.11𝑗𝑗, realizando el acople a la entrada del amplificador, para
un ambiente controlado RF de 𝑍𝑍 = 50Ω.
En la Figura 88 se observa el subcircuito de acople a la
entrada en la interfaz de ANSYS EDT. El circuito está
compuesto por una resistencia en serie R = 25.26Ω .
Para la síntesis de circuito de acople a la salida se replica el
procedimiento anterior utilizando la herramienta Smith Tool.
Se introduce el valor de la impedancia normalizada sintonizada
mediante la herramienta Harmonic LoadPull de ANSYS esto es
la impedancia normalizada en el plano interno de colector
𝑍𝑍𝐿𝐿− = 1.2186 + 0.004𝑗𝑗 obtenida en simulación.
En seguida se implementan secuencias de combinaciones de
circuitos de acoples para acoplar la impedancia normalizada
óptima hasta la impedancia normalizada de puerto RF 𝑍𝑍𝑜𝑜− = 1
a la salida del amplificado. Para finalizar la síntesis de acople
se hace clic en el comando Export. EN la Figura 90 se observa
el subcirucito de acople a la salida, con resistencia
𝑅𝑅 = 272.41Ω en corto.

En la interfaz gráfica de síntesis de acoples, en la parte inferior

se puede observas las propiedades de la impedancia medida
factor de calidad Q y desacople de la señal VSWR una vez el
circuito de acople ha sido implementado.

Figura 87: Implementación de síntesis circuitos de acople

Herramienta Smith Tool de ANSYS EDT.
Implementación en ANSYS EDT

Figura 89: Implementación de síntesis circuitos de acople

Herramienta Smith Tool de ANSYS EDT.
Implementación en ANSYS EDT
48
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

G. DESEMPEÑO DEL AMPLIFICADOR DISEÑADO

La metodología de diseño propuesta en este documento

Figura 90: Implementación de síntesis circuitos de acople
Cirucito de acople a la salida 𝑅𝑅 = 272.41Ω en corto.
Herramienta Smith Tool de ANSYS EDT.
Implementación en ANSYS EDT
Los acoples exportados a la interfaz principal de ANSYS EDT
en el diagrama circuital son implementados a la entrada y salida
del amplificador, como se muestra a continuación. En este
punto se concluye la implementación de componentes y
elementos para el diseño del amplificador de alta potencia.
En la Figura 91 se presenta el circuito de amplificador clase B
de alta potencia, polarizado en régimen de corto 𝐼𝐼𝑄𝑄 = 0, punto
de operación es 𝐼𝐼𝐶𝐶 = 5.4𝑚𝑚𝑚𝑚, 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉. El circuito es acoplado
a la entrada mediante la extracción de source-pull data en la
polarización inducida, y a la salida mediante la sintonización de
impedancia óptima generada por la herramienta HBLoadpull en
CAD.
concluye con la medición de las principales variables de
desempeño de interés en el diseño de amplificadores de alta
potencia. Se realiza la simulación de los valores de eficiencia
de salida 𝒏𝒏𝒐𝒐,𝑹𝑹𝑹𝑹 , potencia de salida (componente fundamental),
ganancia, potencia añadida y diferentes mediciones que
permiten corroborar el grado de cumplimiento de los requisitos
de diseño impuestos y validar la metodología de diseño de
amplificadores propuesta.
La herramienta de simulación para validar el desempeño de
los amplificadores propuesta en este documento es
simulaciones en balance armónico. En primer lugar, se realiza
una simulación de barrido en potencia para medir las
principales variables de desempeño del amplificador de alta
potencia diseñado. Después se implementa nuevamente la
simulación de balance armónico Harmonic Balance
(1-Tone) pero sin realizar el barrido de potencia, sino que se
escoge una potencia única óptima de conducción que permita
maximizar las propiedades de desempeño del circuito.
Su implementación en ANSYS EDT se muestra a
continuación.
A partir del circuito implementado en la Figura FIGURA, en
el menú del proyecto se hace clic derecho en Analyse, se
selecciona la opción Add Nexxim Solution Setup… y se
escoge el análisis en balance armónico de tono único Harmonic
Balance (1-Tone). Se despliega el menú Harmonic Balance
Analysis.

Figura 91: Implementación de amplificador clase B acoplado

en condición de máxima potencia de salida.
Figura 92: Implementación de sintonización HBpowersweep
Técnicas de acople source-pull data y sintonización por
Harmonic Balance(1-Tone)
HarmonicLoadPull Tunning en herramientas CAD.
Implementación en ANSYS EDT
Circuito amplificador diseñado.
Implementación en ANSYS EDT

A continuación, se definen los parámetros de configuración del

menú. En el comando Name se pone powersweep.
El número máximo de armónicos constituye el número de
armónicos de frecuencias que se desea tener en cuenta en el
análisis. El numero predeterminado es 7. Para este ejemplo se
escoge un número máximo de MaxHarmonicNumber = 5.
Para amplificadores con transistores altamente no lineales y
 49
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
control armónico se recomienda aumentar el número máximo
de armónicos.
En el comando F1Value se selecciona la frecuencia armónica De vuelta en el menú Harmonic Balance Analysis se hace clic
fundamental que es el mismo tono TONE de excitación de la en el comando Add…. Se despliega el menú Add/Edit Sweep.
señal del puerto RF implementada. En este caso se En la pestaña Variable se selecciona la conducción de potencia
selecciona 𝑭𝑭𝑭𝑭 = 𝑭𝑭𝑭𝑭𝑭𝑭𝑭𝑭𝑭𝑭 = 𝟏𝟏. 𝟖𝟖𝟖𝟖𝟖𝟖𝟖𝟖. de entrada PIN. Se selecciona el barrido Linear Step. Se
selecciona el barrido de la variable de potencia PIN con los
En el menú Output Quantities se muestran los componentes siguientes parámetros de barrido.
eléctricos tenidos en cuenta en la solución de las ecuaciones de
balance armónico. • 𝑺𝑺𝑺𝑺𝑺𝑺𝑺𝑺𝑺𝑺: 𝟎𝟎𝟎𝟎𝟎𝟎𝟎𝟎, 𝑺𝑺𝑺𝑺𝑺𝑺𝑺𝑺 = 𝟒𝟒𝟒𝟒𝟒𝟒𝟒𝟒𝟒𝟒, 𝑺𝑺𝑺𝑺𝑺𝑺𝑺𝑺 = 𝟓𝟓𝟓𝟓𝟓𝟓𝒎𝒎
En este menú se deben escoger todos los componentes que se
deseen tener en cuenta para construir los sistemas de ecuaciones Se hace clic en Add>>. Finalmente, se hace clic en OK.
lineales y no lineales, para solucionar las ecuaciones de balance.
Se hace clic en Edit Quantities… Aparece el siguiente menú
Output. En seguida se seleccionan todos los componentes en
la casilla check identificados con punto verde, que
corresponden a todos los componentes del diagrama circuital
del amplificador diseñado. Se deben seleccionar todos los
componentes del diagrama circuital, incluidos los puertos 1 y 2
de los subcirucitos de acople para ser tenidos en cuenta en las
ecuaciones de balance.
Del mismo modo se deben seleccionar todos los componentes
armónicos de la carpeta Harmonics así como la componente
DC para sintonizar la impedancia óptima teniendo en cuenta los
efectos de distorsión generados a estas frecuencias. Una vez se
seleccionan todos los componentes y armónicos se hace clic en
OK. Figura 94: Implementación de sintonización HBPowersweep
de
Harmonic Balance(1-Tone)
Implementación en ANSYS EDT

Finalmente se hace clic en OK. Se muestra continuación el

menú de Harmonic Balance Analysis configurado para
realizar el barrido en potencia 𝑃𝑃𝑃𝑃𝑃𝑃 de la conducción de
entrada.

Este procedimiento es idéntico para implementar las

simulaciones de formas de onda y conducción, pero se hace
clic en Remove, ya que esta simulación se realiza para una
conducción única.

Figura 93: Implementación de sintonización HBPowersweep

Harmonic Balance(1-Tone)
Implementación en ANSYS EDT
50
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
desplegable Primary sweep se selecciona la potencia de
entrada PIN. Las principales variables de desempeño de
amplificadores de alta potencia son derivadas y se componen de
operaciones algebraicas entre variables medidas en balance
armónico. Por ende, en el simulador se crean variables de salida
Output Variables auxiliares que permiten definir estas
mediciones de desempeño a partir de las principales variables
de desempeño. Se hace clic en Output Variables… Se
despliega el menú de Output Variables.

En seguida se deben implementar en este menú mediante las

herramientas Insert Into Expression, Function, Add y demás
las ecuaciones de las variables de desempeño ECUACIONES
introducidas al principio de este documento. En seguida se
presenta el cuadro con las expresiones matemáticas insertadas
Figura 95: Implementación de sintonización HBPowersweep en ANSYS EDT. Se recomienda al lector estudiarlas en detalle
de para entender su significado e implementarlas correctamente.
Harmonic Balance(1-Tone)
Menú Harmonic Balance Analysis
Implementación en ANSYS EDT

Para simular las configuraciones de simulaciones

implementadas en la interfaz principal de ANSYS EDT, en el
Menú del Proyecto, se hace clic derecho en Anaysis y se
selecciona el comando Analyze(F10).

Para obtener los resultados de la simulación de barrido en

potencia se selecciona en el Menú de Proyecto, se hace clic
derecho en Results, en seguida se despliega el menú Create Figura 97: Implementación de sintonización HBPowersweep
Standard Report, y se selecciona Rectangular Plot. de
Se despliega el menú Report. Harmonic Balance(1-Tone)
Menú Harmonic Balance Analysis
Definición de las principales variables de desempeño.
Menú Output variables
Implementación en ANSYS EDT

El menú de Output Variable configurado con las

mediciones de desempeño se muestra a continuación. Se hace
clic en Done.

Figura 96: Implementación de sintonización HBPowersweep

de
Harmonic Balance(1-Tone)
Menú Report
Menú Harmonic Balance Analysis
Implementación en ANSYS EDT

En la pestaña Solution se selecciona powersweep.

En la pestaña Domain se selecciona Sweep. En la pestaña
 51
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Mediciones de las componentes armónicas de la potencia de
salida P(Port2)
Implementación en ANSYS E

Inicialmente se realizan las mediciones de las componentes DC,

y armónicas principales de la potencia a la salida para
determinar contribución de cada componente armónica.

En la Figura 100 se observa la magnitud de la potencia de salida

medida en 𝑚𝑚𝑚𝑚 para cada componente.
Los puntos de conducción de la potencia de entrada 𝑃𝑃𝑖𝑖𝑖𝑖 de
interés son para las potencias 𝑃𝑃1 = 20𝑑𝑑𝑑𝑑𝑑𝑑,
𝑃𝑃2 = 30𝐵𝐵𝐵𝐵 𝑦𝑦 𝑃𝑃3 = 35𝑑𝑑𝑑𝑑𝑑𝑑.

En adelantes las principales componentes armónicas se

describirán por su número de orden. La componente
fundamental 𝐹𝐹1, componente de segundo orden F2,
componente de tercer orden F3 y así sucesivamente.

Las mediciones obtenidas para la potencia de conducción

Figura 98: Implementación de sintonización HBPowersweep Pin = 20dBm se observa que la contribución de la componente
de fundamental 𝐹𝐹1 es 𝑃𝑃𝐹𝐹1 = 23.38𝑑𝑑𝑑𝑑𝑑𝑑,
Harmonic Balance(1-Tone) la componente F2 = 19.036dBm,
Menú Harmonic Balance Analysis 𝐹𝐹3 = 10.52𝑑𝑑𝑑𝑑𝑑𝑑, 𝐹𝐹4 = −7.7280𝑑𝑑𝑑𝑑𝑑𝑑 y 𝐹𝐹5 = 4.51𝑑𝑑𝑑𝑑𝑑𝑑.
Implementación en ANSYS EDT
Las mediciones obtenidas para la potencia de conducción
Pin = 30dBm se observa que la contribución de la componente
En seguida se selecciona la variable de interés a medir en fundamental 𝐹𝐹1 es 𝑃𝑃𝐹𝐹1 = 277.18𝑚𝑚𝑚𝑚 = 24.24𝑑𝑑𝑑𝑑𝑑𝑑,
Output Variables en el menú Category. En el menú Quantity la componente F2 = 151.0469mW = 21.791dBm,
se selecciona la variable de salida a medir. En el menú Function
𝐹𝐹3 = 74.96𝑚𝑚𝑚𝑚 = 18.74𝑑𝑑𝑑𝑑𝑑𝑑, 𝐹𝐹4 = 24.703𝑚𝑚𝑚𝑚
se debe seleccionar obligatoriamente mag o <none> para
= 13.9276𝑑𝑑𝑑𝑑𝑑𝑑 y 𝐹𝐹5 = 4.79𝑚𝑚𝑚𝑚 = 6.80𝑑𝑑𝑑𝑑𝑑𝑑.
obtener la magnitud de las variables deseadas. En este ejemplo
de implementación se realiza para la variable de potencia de
salida 𝑷𝑷𝑷𝑷 y se seleccionan todos sus componentes armónicos Las mediciones obtenidas para la potencia de conducción
para ser medidos. Se debe implementar este mismo Pin = 35dBm se observa que la contribución de la componente
procedimiento para obtener las mediciones de desempeño de las fundamental 𝐹𝐹1 es 𝑃𝑃𝐹𝐹1 = 341.22𝑚𝑚𝑚𝑚 = 25.3304𝑑𝑑𝑑𝑑𝑑𝑑,
demás variables de salida. Se hace clic en New Report la componente F2 = 220mW = 23.42dBm , la componente
𝐹𝐹3 = 139.93𝑚𝑚𝑚𝑚 = 21.45𝑑𝑑𝑑𝑑𝑑𝑑, la componente
𝐹𝐹4 = 66.69𝑚𝑚𝑚𝑚 = 18.24𝑑𝑑𝑑𝑑𝑑𝑑, y la componente
𝐹𝐹5 = 15.24𝑑𝑑𝑑𝑑𝑑𝑑.

Con base en los resultados obtenidos, se concluye que el

dispositivo caracterizado en simulación presenta un
componente no lineal importante, producto de las componentes
parásitas del paquete, modelamiento no lineal y conducción
implementada en la región de corte. A medida que aumenta la
conducción a la entrada, la magnitud de las componentes
armónicas de orden superior aumenta considerablemente.
La potencia máxima de salida 𝑃𝑃𝑜𝑜𝐹𝐹1 = 25.62𝑑𝑑𝑑𝑑𝑑𝑑 se presenta
en la componente fundamental para una conducción de
𝑃𝑃𝑃𝑃𝑃𝑃 = 40𝑑𝑑𝑑𝑑𝑑𝑑, sin embargo la contribución de las
componentes armónicas principales es alta, y el dispositivo
presenta distorsión de fase y desmejoramiento de la linealidad.
Figura 99: Implementación de sintonización HBPowersweep
de
Harmonic Balance(1-Tone)
Menú Report
52
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

A partir de estas mediciones se calcula el desempeño de los

requisitos de diseño obtenidos, a partir de las ecuaciones de las
variables de desempeño. Los resultados se presentan en la
Figura 102

En el punto de conducción 𝑃𝑃𝑃𝑃𝑃𝑃 = 10𝑑𝑑𝑑𝑑𝑑𝑑, se tiene

𝑃𝑃𝑂𝑂𝐹𝐹1 = 0.150𝑊𝑊, 𝑃𝑃𝑂𝑂𝐷𝐷𝐷𝐷 = 0.29𝑊𝑊, 𝑛𝑛𝑜𝑜 = 51.72%, 𝑃𝑃𝑃𝑃𝑃𝑃 =
47.32% . En el punto de conducción 𝑃𝑃𝑃𝑃𝑃𝑃 = 20𝑑𝑑𝑑𝑑𝑑𝑑, se tiene
𝑃𝑃𝑂𝑂𝐹𝐹1 = 0.217𝑊𝑊, 𝑃𝑃𝑂𝑂𝐷𝐷𝐷𝐷 = 0.5266𝑊𝑊, 𝑛𝑛𝑜𝑜 = 41.20% 𝑃𝑃𝑃𝑃𝑃𝑃 = .
Del mismo modo en el punto de conducción 𝑃𝑃𝑃𝑃𝑃𝑃 = 30𝑑𝑑𝑑𝑑𝑑𝑑, se
tiene 𝑃𝑃𝑂𝑂𝐹𝐹1 = 0.277𝑊𝑊, 𝑃𝑃𝑂𝑂𝐷𝐷𝐷𝐷 = 0.834𝑊𝑊, 𝑛𝑛𝑜𝑜 = 33.21%.
Figura 100 : Resultados de simulación potencias de salida.
Barrido de potencias en componentes armónicas.
Medición de desempeño del amplificador diseñado,
potencias medidas en mW.
Implementación en ANSYS EDT

En seguida se realizan las mediciones de la ganancia y la

potencia disipada por el amplificador diseñado.
En la Figura 101 se presentan las mediciones de estas variables
de desempeño en función de la conducción de entrada.

Para el punto de conducción de Pin = 10dB𝑚𝑚, se obtiene

una ganancia 11.77𝑑𝑑𝑑𝑑 y potencia disipada 𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃 = 0.142𝑊𝑊,
siendo la menor potencia disipada para la conducción de
entrada. La menor ganancia obtenida en simulación se
encuentra en 𝑃𝑃𝑃𝑃𝑃𝑃 = 25𝑑𝑑𝑑𝑑𝑑𝑑, 𝐺𝐺 = 1.143𝑑𝑑𝑑𝑑. Para el punto de Figura 102 : Resultados de simulación de ganancia y potencia
conducción de Pin = 30dB𝑚𝑚, se obtiene una ganancia disipada.
5.5722𝑑𝑑𝑑𝑑 y potencia disipada 𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃 = 0.557𝑊𝑊 Medición de desempeño del amplificador diseñado
Potencia de salida F1 en mW (verde).
Potencia de salida DC W (rojo).
Implementación en ANSYS EDT

Con base en los resultados de desempeño, se escoge la

conducción de 10𝑑𝑑𝑑𝑑𝑑𝑑. Se observa que se obtiene una potencia
de salida 𝑃𝑃𝑃𝑃 = 21.779𝑑𝑑𝑑𝑑𝑑𝑑 de alta potencia, con disipación de
𝑃𝑃𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑 = 0.142𝑊𝑊 muy baja que está entre los rangos admisibles
de disipación de potencia 𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃 del transistor. El aumento en la
potencia de salida comprometió la linealidad, componentes
armónicos y eficiencia del amplificador con una eficiencia
ligeramente mejorada al desempeño de un amplificador clase
A, con eficiencia de 𝑛𝑛𝑜𝑜 = 51.72%, 𝑃𝑃𝑃𝑃𝑃𝑃 = 47.32%. En la
Figura 101 : Resultados de simulación de ganancia y potencia tabla 1 se comparan los requisitos de desempeño impuestos al
disipada. diseño del amplificador clase B y la medición de los resultados
Medición de desempeño del amplificador diseñado de desempeño obtenidos, corroborando su grado de
Ganancia G en dB (rojo). cumplimiento.
Variable de desempeño Requisito de Resultado de
Potencia disipada en W (verde).
desempeño desempeño
Implementación en ANSYS EDT
𝑃𝑃𝑜𝑜,𝑅𝑅𝑅𝑅 20dBm 21.779dBm
𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃 150mW 142mW
En seguida se realizan las mediciones del comportamiento de 𝑛𝑛𝑜𝑜 >50% 51.72%
las potencias a la salida, en la componente fundamental F1 y la 𝑃𝑃𝑖𝑖𝑖𝑖 <30dBm 10dBm
componente 𝐷𝐷𝐷𝐷, para analizar en detalle el comportamiento y 𝑃𝑃𝑃𝑃𝑃𝑃 − 47.32%
variación de las funciones resultantes en simulación. Alto rendimiento
Tabla 1: Mediciones de desempeño obtenido amplificador clase B.
 53
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Dentro de las propiedades generales del amplificador son:
diseño de amplificadores de potencia media, potencia en región
de compresión 𝑃𝑃1−𝑑𝑑𝑑𝑑 = 19𝑑𝑑𝑑𝑑𝑑𝑑 ganancia máxima disponible
𝐺𝐺𝑚𝑚𝑚𝑚 = 15.5𝑑𝑑𝑑𝑑𝑑𝑑 a una frecuencia de 𝑓𝑓 = 1.8𝐺𝐺𝐺𝐺𝐺𝐺, lo cual
IV.SIMULACIONES satisface los requisitos de diseño impuestos por el cirucito.
Con base en la metodología de diseño de amplificadores de
alta potencia implementada y validada en ANSYS EDT
presentada en la sección anterior, se pretende reproducir una En la Figura 103 se muestra el modelamiento no lineal del
serie de diseños de amplificadores con diferentes requisitos de transistor. El fabricante provee el modelo de transistor
diseño, clases de amplificadores, conducción, características de Gummel-Poon, el circuito equivalente y los parámetros de
distorsión, desempeño de las principales variables de modelo, como se muestra a continuación.
desempeño y demás características de diseño. En la sección
anterior se presentó con minucioso detalle la metodología
propuesta, paso a paso, así como las secuencias para realizar su
implementación mediante diferentes herramientas de
simulación en el dominio del tiempo y la frecuencia en ANSYS
EDT.
Para realizar la implementación de las herramientas y el
diseño se sugiere referirse a la sección anterior para reproducir
las implementaciones.
En esta sección presenta la implementación en el diagrama
circuital de los diseños en la interfaz principal en ANSYS EDT,
los resultados de la validación de los circuitos de amplificación Figura 103 : Modelamiento de transistor BFP 450 de potencia
implementados y los resultados de las principales simulaciones media.
para medir el desempeño de los amplificadores diseñados. Modelo Gummel-Poon para transistores HBT/BJT
Circuito Equivalente y parámetros de modelo
Extraído de datasheet [DATASHEET]
A. Diseño de amplificador Clase AB
Transistor BFP 450 Potencia media

1. Requisitos de diseño

Se requiere diseñar un amplificador de alta potencia con los

siguientes requisitos de diseño esperados en el desempeño del
amplificador:

• 𝑃𝑃𝑜𝑜𝑅𝑅𝑅𝑅 = 22𝑑𝑑𝑑𝑑𝑑𝑑
• 𝐺𝐺 = 20𝑑𝑑𝑑𝑑
• 𝑃𝑃𝑃𝑃𝑃𝑃 = 52%
• 𝑛𝑛𝐶𝐶𝐶𝐶𝐶𝐶𝐶𝐶 = 70%
• Frecuencia de operación 1.8𝐺𝐺𝐺𝐺𝐺𝐺 − 2𝐺𝐺𝐺𝐺𝐺𝐺
• Alta linealidad y rendimiento Figura 104 : Modelamiento de transistor BFP 450 de potencia
• Entrega de potencia media media.
• Buen desempeño de distorsión Modelo Gummel-Poon para transistores HBT/BJT
• 𝑃𝑃𝑖𝑖𝑛𝑛𝑀𝑀𝑀𝑀𝑀𝑀 = 35𝑑𝑑𝑑𝑑𝑑𝑑 Transistor Chip Data y parámetros de chip
Extraído de datasheet [DATASHEET]

En seguida se realiza la implementación de la caracterización

del modelo no lineal de transistor en la interfaz principal de
2. Escogencia del transistor ANSYS EDT. En la Figura 105 se muestra su implementación.

Entonces con base en lo anterior, se realiza la extracción del

modelamiento de transistor y los parámetros de modelo
reportados por el fabricante, a partir de la ficha técnica.
Para este diseño se caracteriza el transistor NPN Silicon RF
BFP 450 de potencia media, descrito en su datasheet [12].
54
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Desempeño eléctrico reportado por el fabricante.
Extraído de datasheet [DATASHEET]

Con base en la Figura 106 el fabricante reporta que el transistor

tiene un desempeño de potencia de salida en región de
compresión 1 − 𝑑𝑑𝑑𝑑 , 𝑃𝑃1−𝑑𝑑𝑑𝑑 = 19𝑑𝑑𝑑𝑑𝑑𝑑, para un régimen de
polarización 𝐼𝐼𝐶𝐶 = 50𝑚𝑚𝑚𝑚, 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉 para la frecuencia de
1.8𝐺𝐺𝐺𝐺𝐺𝐺 respectivamente. Entonces este punto de operación
𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐶𝐶 = 50𝑚𝑚𝑚𝑚 se escoge como punto de partida de
diseño de la red de polarización en el proceso de diseño de
amplificadores de alta potencia. Se realiza el cálculo usando las
ecuaciones simples de red mostradas anteriormente.

• 𝐶𝐶𝐶𝐶 = 88.419𝑝𝑝𝑝𝑝
• 𝑅𝑅𝑅𝑅𝑅𝑅 = 66.315𝑛𝑛𝑛𝑛
• VBB = 0.5V
Figura 105: Implementación de modelamiento de transistor • 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉
BFP 450 de potencia media.
Modelo Gummel-Poon para transistores HBT/BJT En la Figura 107 se muestra la implementación de la red de
Circuito equivalente en la interfaz principal de ANSYS EDT polarización implementada al transistor caracterizado.
Implementación en ANSYS EDT

3. Diseño de redes de polarización

Con el modelo del transistor caracterizado, se procede a

polarizar el transistor inicialmente para extraer las simulaciones
de la línea de carga, curvas de caracterización y diferentes
simulaciones que permiten corroborar el desempeño eléctrico
del transistor caracterizado.

Para esto, se polariza inicialmente el transistor en el punto de

operación de máxima potencia de salida (potencia en
saturación) y/o en el punto de compresión, de modo que se
alcance la potencia máxima.

Figura 107 : Implementación diseño de red de polarización.

Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.5𝑉𝑉, 𝐼𝐼𝑄𝑄 = 0𝐴𝐴
Punto inicial de polarización. Caracterización DC y Análisis
lineal en frecuencia.
Implementación en ANSYS EDT

4. Caracterización y validación de transistor

Los resultados obtenidos en la simulación del análisis DC se

presentan en la Figura 108, siguiendo la metodología de
implementación de la metodología propuesta. Para realizar esta
implementación se definieron las variables de barrido de la
polarización en el análisis DC:

Figura 106 : Características AC de transistor BFP 450 de • 0𝑉𝑉 < 𝑉𝑉𝑉𝑉𝑉𝑉 < 10𝑉𝑉; 𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆: 1𝑉𝑉
potencia media. • 0𝑉𝑉 < 𝑉𝑉𝑉𝑉𝑉𝑉 < 20𝑉𝑉; 𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆: 2𝑉𝑉

METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Las variables de salida Output Quantities definidas en el
análisis DC son las componentes de inductancias en las
terminales de modelamiento de transistor, las cuales se
presentan a continuación:
• 𝐼𝐼(𝐼𝐼𝐼𝐼𝐷𝐷20 ) 𝑒𝑒𝑒𝑒 𝑏𝑏𝑏𝑏𝑏𝑏𝑏𝑏
• 𝐼𝐼(𝐼𝐼𝐼𝐼𝐷𝐷23 )𝑒𝑒𝑒𝑒 𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒
• 𝐼𝐼(𝐼𝐼𝐼𝐼𝐷𝐷9 )𝑒𝑒𝑒𝑒 𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐
En la Figura FIGURA se presentan los resultados de la
simulación de línea de carga del transistor caracterizado.
Los puntos de interés se encuentran en el punto de operación de
VCE = 2𝑉𝑉 𝑦𝑦 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉.
Se observa que el punto máximo de corriente de salida en
régimen de 𝑉𝑉𝐶𝐶𝐶𝐶 = 2𝑉𝑉 se tiene con una conducción a la entrada
de VBB = 2𝑉𝑉 y una corriente de operación 𝐼𝐼𝑄𝑄 = 1.8602𝐴𝐴.
En el punto de VBB = 1.2𝑉𝑉 se tiene una corriente de operación
𝐼𝐼𝑄𝑄 = 800𝑚𝑚𝑚𝑚, mientras que para la polarización inducida de
𝑉𝑉𝐵𝐵𝐵𝐵 = 0.8𝑉𝑉y para voltajes en base VBB ≤ 0.6, la corriente de
salida del transistor es está en la región de corte.
En la Figura FIGURA se observa que para el régimen de
𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, punto máximo de corriente de salida en régimen de
se tiene con una conducción a la entrada de VBB = 2𝑉𝑉 y una
corriente de operación 𝐼𝐼𝑄𝑄 = 1.955𝐴𝐴.
En el punto de VBB = 1.2𝑉𝑉 se tiene una corriente de operación
𝐼𝐼𝑄𝑄 = 816𝑚𝑚𝑚𝑚, mientras que para la polarización inducida de
𝑉𝑉𝐵𝐵𝐵𝐵 = 0.6𝑉𝑉y para voltajes en base VBB ≤ 0.6𝑉𝑉, la corriente de
salida del transistor es está en la región de corte 𝐼𝐼𝑄𝑄 = 0.
El punto de interés en el régimen de VCC = 3V se encuentra
en 𝐼𝐼𝐼𝐼 = 57.91𝑚𝑚𝑚𝑚, 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝑉𝑉𝐵𝐵𝐵𝐵 = 0.719𝑉𝑉, 𝐼𝐼𝐵𝐵𝐵𝐵 = 800𝑢𝑢𝑢𝑢,
en el transistor se encuentra operando en modo activo, y
también es el punto de operación y régimen que reporta el
fabricante donde se obtiene la mayor potencia a la salida.
Figura 108: Resultados de simulación de línea de carga
Relaciones de voltaje y corriente
Mediciones de corriente de salida 𝐼𝐼𝐶𝐶 vs voltaje de salida 𝑉𝑉𝐶𝐶 .
Implementación en ANSYS EDT
55
Con base en los resultados de la Figura 108, se escoge
entonces la polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝐵𝐵𝐵𝐵 = 0.719𝑉𝑉para un
punto de operación de 𝐼𝐼𝐶𝐶 = 57.91𝑚𝑚𝑚𝑚, 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, para inducir
una conducción continua del amplificador, para el diseño de
amplificador clase A de alto desempeño. Se realiza nuevamente
el procedimiento de diseño de red de polarización para los
nuevos valores de operación.
En la Figura 109 se muestra la implementación de la red de
polarización a partir de los resultados obtenidos de las
simulaciones de la línea de carga. Se observa que el punto de
operación Q obtenido en simulación es
𝐼𝐼𝐶𝐶 = 57.9𝑚𝑚𝑚𝑚, 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, para un régimen de polarización de
𝑉𝑉𝐵𝐵𝐵𝐵 = 0.720𝑉𝑉, 𝐼𝐼𝐵𝐵𝐵𝐵 = 800𝑢𝑢𝑢𝑢, 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉.
Figura 109 : Implementación diseño de red de polarización.
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.719𝑉𝑉, 𝐼𝐼𝑄𝑄 = 57.9𝑚𝑚𝑚𝑚
Punto de polarización.
Implementación en ANSYS EDT
En la Figura 110 se presentan los resultados de la simulación
de corriente de salida (drain) en función del voltaje de operación
𝑉𝑉𝐶𝐶𝐶𝐶 (regulado por la fuente de la polarización 𝑉𝑉𝐶𝐶𝐶𝐶 ) en función
de la corriente de base 𝐼𝐼𝐵𝐵𝐵𝐵 .
Los puntos de interés se encuentran en el punto de operación de
VCE = 2𝑉𝑉 𝑦𝑦 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉.
En el régimen de voltaje VCC = 2𝑉𝑉 se tienen los siguientes
resultados. Para una corriente de base 𝐼𝐼𝐵𝐵 = 0.2𝑚𝑚𝑚𝑚 se tiene una
corriente de operación 𝐼𝐼𝑄𝑄 = 14.899𝑚𝑚𝑚𝑚 y el amplificador opera
en modo activo. El punto máximo de corriente de operación
𝐼𝐼𝑄𝑄 = 124.887𝑚𝑚𝑚𝑚 se induce a una corriente de base 𝐼𝐼𝐵𝐵 = 2𝑚𝑚𝑚𝑚.
En el punto de corriente de corte 𝐼𝐼𝑄𝑄 = 0 𝐴𝐴 se tiene a una
corriente de base de 𝐼𝐼𝐵𝐵 = 0𝑚𝑚𝑚𝑚.
En el régimen de voltaje VCC = 3𝑉𝑉 se tienen los siguientes
resultados. Para una corriente de base 𝐼𝐼𝐵𝐵 = 0.8𝑚𝑚𝑚𝑚 se tiene una
corriente de operación 𝐼𝐼𝑄𝑄 = 57.913𝑚𝑚𝑚𝑚 y el amplificador opera
en modo activo. El punto máximo de corriente de operación
𝐼𝐼𝑄𝑄 = 130.0519𝑚𝑚𝑚𝑚 se induce a una corriente de
base 𝐼𝐼𝐵𝐵 = 2𝑚𝑚𝑚𝑚.
56
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
En la Figura 111 se observan las curvas de caracterización de
corriente de salida (drain) en función del voltaje de salida
(voltaje drain-source) a variaciones de la corriente de base. Se
observa que para el régimen de
𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐵𝐵 = 0.19𝑚𝑚𝑚𝑚 la corriente de operación 𝐼𝐼𝐶𝐶 es
aproximadamente 𝐼𝐼𝐶𝐶 = 15𝑚𝑚𝑚𝑚.
En el punto de
𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐵𝐵 = 0.76𝑚𝑚𝑚𝑚 el fabricante reporta una corriente de
operación 𝐼𝐼𝑄𝑄 = 61𝑚𝑚𝑚𝑚, lo cual es un valor aproximado al punto
de operación escogido en el diseño del amplificador de
operación continua de 𝐼𝐼𝑄𝑄 = 57.9𝑚𝑚𝑚𝑚, 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, para un
régimen de polarización de 𝑉𝑉𝐵𝐵𝐵𝐵 = 0.720𝑉𝑉.

La metodología de validación de la caracterización del

transistor implementado se realiza contrastando los diferentes
puntos de operación, regímenes de polarización y relaciones
𝐼𝐼 − 𝑉𝑉 para el dispositivo implementado, mediante mediciones
en el dominio del tiempo y la frecuencia. Con base a los puntos
medidos de FIGURA SIMUALCIONES se compara que el
comportamiento eléctrico del transistor se aproxima a lo
Figura 111 : Mediciones de corriente de salida (drain) a
reportado por el fabricante.
variaciones de corriente de base.
Validación de la caracterización
Relaciones de voltaje y corriente
Mediciones de corriente de salida 𝐼𝐼𝐷𝐷𝐷𝐷 vs voltaje de salida 𝑉𝑉𝐶𝐶 .
Tomado de datasheet [12]

Hasta el momento, se tiene el transistor caracterizado en el

modelamiento no lineal de transistor implementado en la
interfaz de diagrama circuital de ANSYS, polarizado en modo
de operación activa con 𝐼𝐼𝐶𝐶 = 57.9𝑚𝑚𝑚𝑚, 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉.

Figura 110 : Resultados de simulación de corriente de salida En seguida, se realiza el análisis lineal en frecuencia del
(drain) a variaciones de corriente de base. transistor para corroborar su desempeño en del dominio de la
Validación de la caracterización frecuencia, parámetros de estabilidad, ganancias, medida de
Relaciones de voltaje y corriente desacople VSWR, entre otros.
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.719𝑉𝑉, 𝐼𝐼𝑄𝑄 = 57.9𝑚𝑚𝑚𝑚 El análisis lineal en frecuencia es únicamente una
Mediciones de corriente de salida 𝐼𝐼𝐷𝐷𝐷𝐷 vs voltaje de salida 𝑉𝑉𝐶𝐶 . herramienta de caracterización ideal para dispositivos
Implementación en ANSYS EDT altamente lineales, con alta ganancia lineal y distorsión mínima,
ya que se asume una caracterización lineal del transistor.
Para los transistores de alta eficiencia, control armónico y
supresión de frecuencias el resultado del análisis lineal en
frecuencia del transistor caracterizado es secundario.

Se recuerda al lector que los resultados de las simulaciones en

análisis lineal en frecuencia, asumen un comportamiento lineal
del transistor caracterizado, por lo que solo deben ser una
medida de desempeño y caracterización. Para medir el
desempeño de los amplificadores diseñados se utilizan
herramientas de balance armónico.

Para los transistores y dispositivos fuertemente no lineales, se

deben realizar análisis de estabilidad alternativos, entre otros
análisis de armónicos pares e impares, oscilaciones, entre otros
utilizando herramientas de barridos en potencia, simulaciones
 57
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
de balance armónico y análisis del espectro de las señales Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.719𝑉𝑉, 𝐼𝐼𝑄𝑄 = 57.9𝑚𝑚𝑚𝑚
resultantes. Implementación en ANSYS EDT

Su implementación en el simulador se realiza aplicando la
serie de secuencias y herramientas de simulación expuestas en
detalle en la sección anterior para implementación de
simulaciones lineales en frecuencia Linear Network Analysis.
Para realizar esta implementación se definieron la variable
de análisis lineal en frecuencia 𝑓𝑓
• 0𝐺𝐺𝐺𝐺𝐺𝐺 < 𝑓𝑓 < 6𝐺𝐺𝐺𝐺𝐺𝐺; 𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆: 0.05𝐺𝐺𝐺𝐺𝐺𝐺
En las Figuras 113 y 114 se muestran los resultados de los
parámetros de estabilidad medidos en la banda de frecuencias
donde el modelo del transistor implementado es válido hasta
6GHz. Se observa que para la frecuencia 𝑓𝑓 = 1.8𝐺𝐺𝐺𝐺𝐺𝐺, los
parámetros de estabilidad medidos son 𝐵𝐵1 = 0.9910,
𝐾𝐾 = 1.0355, 𝑀𝑀𝑀𝑀 = 1.0218 y el factor delta
Δ = 0.1393 < 165.92°. Entonces por el criterio 1 de
estabilidad el transistor modelado linealmente es
incondicionalmente estable.

Las variables de salida Output Quantities definidas en el

análisis lineal en frecuencia son las componentes de
inductancias en las terminales de modelamiento de transistor,
las cuales se presentan a continuación:

• 𝐼𝐼(𝐼𝐼𝐼𝐼𝐷𝐷20 ) 𝑒𝑒𝑒𝑒 𝑔𝑔𝑔𝑔𝑔𝑔𝑔𝑔

• 𝐼𝐼(𝐼𝐼𝐼𝐼𝐷𝐷23 )𝑒𝑒𝑒𝑒 𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒
• 𝐼𝐼(𝐼𝐼𝐼𝐼𝐷𝐷9 )𝑒𝑒𝑒𝑒 𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐

En la Figura 112 se presentan los resultados de las

mediciones de los parámetros S para la caracterización del
modelo de transistor implementado.

Algunos fabricantes reportan las mediciones de los Figura 113 : Resultados de simulación estabilidad de
parámetros S para dispositivos altamente lineales, con transistor caracterizado.
excelente desempeño de linealidad de modo que la validación Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.719𝑉𝑉, 𝐼𝐼𝑄𝑄 = 57.9𝑚𝑚𝑚𝑚
de la caracterización implementada en simulación se realiza Medición de los principales parámetros de estabilidad
comparando y contrastando los resultados de las componentes Implementación en ANSYS EDT
de los parámetros S (Y, Z, etc.) con los presentados en la ficha
técnica, para el régimen de polarización establecido.
Se propone entonces a manera de validación de la
caracterización implementada en el simulador comprar los
resultados de las mediciones de los parámetros S obtenidos, con
las mediciones de los parámetros S para un régimen de
polarización establecido reportado por el fabricante en la ficha
técnica, si están reportadas estas mediciones para el dispositivo
utilizado.

Figura 114 : Resultados de simulación estabilidad de transistor

caracterizado.
Medición de los principales parámetros de estabilidad
Figura 112 : Resultados de simulación caracterización en Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.719𝑉𝑉, 𝐼𝐼𝑄𝑄 = 57.9𝑚𝑚𝑚𝑚
parámetros S. Implementación en ANSYS EDT
Validación de la caracterización y desempeño en análisis lineal
de transistor. En seguida se presentan los resultados de la medida de
58
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
desacople de la señal RF. En la Figura 115 se observa la medida 𝐺𝐺𝐺𝐺 = 15𝑑𝑑𝑑𝑑 para la polarización continua implementada de
de desacople de la señal. Se observa que aproximadamente 𝐼𝐼𝐶𝐶 = 57.9𝑚𝑚𝑚𝑚, 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, para un régimen de polarización de
después de la frecuencia 𝑓𝑓 = 100𝑀𝑀𝑀𝑀𝑀𝑀, el valor de desacople 𝑉𝑉𝐵𝐵𝐵𝐵 = 0.720𝑉𝑉, 𝐼𝐼𝐵𝐵𝐵𝐵 = 800𝑢𝑢𝑢𝑢, 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉.
de la señal en el puerto de entrada es 𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉 = 2.5, mientras
que el valor para la frecuencia de 84.4𝑀𝑀𝑀𝑀𝑀𝑀 es 𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉 = 9.9.
La señal RF a la entrada está desacoplada.

Figura 117: Resultados de simulación ganancias medidas del

Figura 115 : Resultados de simulación medida de transistor caracterizado.
desacople de la señal VSWR. Medición de desempeño del transistor en función de las
Medición de desacople en el puerto de entrada 𝑉𝑉𝑉𝑉𝑉𝑉𝑅𝑅𝑖𝑖𝑖𝑖 potencias en dB
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.719𝑉𝑉, 𝐼𝐼𝑄𝑄 = 57.9𝑚𝑚𝑚𝑚 Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.719𝑉𝑉, 𝐼𝐼𝑄𝑄 = 57.9𝑚𝑚𝑚𝑚
Implementación en ANSYS EDT Implementación en ANSYS EDT

En la Figura 116 se observa la medida de desacople de la señal.

Se observa que aproximadamente después de la frecuencia 𝑓𝑓 =
200𝑀𝑀𝑀𝑀𝑀𝑀, el valor de desacople de la señal en el puerto de
entrada es 𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉 = 2.6, mientras que el valor para la
frecuencia de 200𝑀𝑀𝑀𝑀𝑀𝑀 es 𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉 = 3.1182.

Figura 118 : Resultados de simulación ganancias medidas del

transistor caracterizado.
Medición de desempeño del transistor en función de las
potencias en dBm
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.719𝑉𝑉, 𝐼𝐼𝑄𝑄 = 57.9𝑚𝑚𝑚𝑚
Figura 116 : Resultados de simulación medida de
Implementación en ANSYS EDT
desacople de la señal VSWR.
Medición de desacople en el puerto de salida 𝑉𝑉𝑉𝑉𝑉𝑉𝑅𝑅𝑜𝑜𝑜𝑜𝑜𝑜 En la Figura 119 se presentan los resultados de las funciones
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.719𝑉𝑉, 𝐼𝐼𝑄𝑄 = 57.9𝑚𝑚𝑚𝑚 de las ganancias a variación de la frecuencia.
Implementación en ANSYS EDT La banda de interés es en la frecuencia 𝑓𝑓 = 1.8𝐺𝐺𝐺𝐺𝐺𝐺 se tienen
los siguientes resultados. La ganancia disponible es
En seguida se presentan las ganancias medidas en banda,
𝐺𝐺𝐴𝐴 = 12.2839𝑑𝑑𝑑𝑑, la ganancia de potencia Gp = 15dB.
mediante el análisis lineal en frecuencia.
El punto máximo de ganancia de potencia 𝐺𝐺𝑝𝑝𝑀𝑀𝑀𝑀𝑀𝑀 = 35.687𝑑𝑑𝑑𝑑
Los resultados se presentan a continuación. En la Figura 117 se
se encuentra en una frecuencia de 𝑓𝑓 = 100𝑀𝑀𝑀𝑀𝑀𝑀. La ganancia
observa que se obtienen ganancia máxima
en acople conjugado 𝐺𝐺𝑀𝑀𝑀𝑀𝑀𝑀 = 12.432𝑑𝑑𝑑𝑑 en la frecuencia de
𝐺𝐺𝑀𝑀𝑀𝑀𝑀𝑀 = 15.4288𝑑𝑑𝑑𝑑 = 45.4288𝑑𝑑𝑑𝑑𝑑𝑑 , ganancia disponible
3𝐺𝐺𝐺𝐺𝐺𝐺.
𝐺𝐺𝐴𝐴 = 12.283𝑑𝑑𝑑𝑑 = 42.283𝑑𝑑𝑑𝑑𝑑𝑑, ganancia de potencia
 59
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

Figura 119 : Resultados de simulación ganancias medidas del

transistor caracterizado.
Medición de desempeño del transistor en función de las
potencias en dB
Ganancia en condición de acople conjugado 𝐺𝐺𝑀𝑀𝑀𝑀𝑀𝑀 (𝑟𝑟𝑟𝑟𝑟𝑟𝑟𝑟)
Ganancia máxima (verde)
Ganancia disponible (azul)
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.719𝑉𝑉, 𝐼𝐼𝑄𝑄 = 57.9𝑚𝑚𝑚𝑚
Implementación en ANSYS EDT

En la Figura 120 se muestran las curvas de caracterización

extraídas del datasheet del fabricante. Se observa que a la
frecuencia de operación de interés de Figura 120: Mediciones de corriente de ganancias a
𝑓𝑓 = 1.8𝐺𝐺𝐺𝐺𝐺𝐺 se tiene un valor de ganancia disponible variaciones de frecuencia. Análisis AC.
GA = 11.8𝑑𝑑𝑑𝑑 y una ganancia 𝐺𝐺𝑀𝑀𝑀𝑀 = 15.8𝑑𝑑𝑑𝑑, del mismo Validación de la caracterización
modo en la frecuencia de 𝑓𝑓 = 3𝐺𝐺𝐺𝐺𝐺𝐺 se tiene una ganancia Relaciones de ganancia máxima, ganancia disponible y
ganancia de potencia en ancho de banda.
disponible 𝐺𝐺𝐴𝐴 = 11.7𝑑𝑑𝑑𝑑 mientras que la medida en ANSYS a
Tomado de datasheet [12]
esta frecuencia es 𝐺𝐺𝐴𝐴 = 12.4326𝑑𝑑𝑑𝑑 lo cual se aproxima al
comportamiento del transistor implementado y medido en 5. Optimización de la carga
ANSYS EDT. Es decir, se realiza la validación del transistor
caracterizado comparando los resultados de las simulaciones En seguida se encuentra la impedancia óptima en los puertos
AC de análisis lineal en frecuencia, con las curvas de de entrada y salida que maximizan la potencia de salida al
caracterización (ganancia, parámetros, elementos parásitos) amplificador.
dados por el fabricante.
A la entrada del amplificador la impedancia óptima se
encuentra haciendo uso de la source-pull data del dispositivo,
reportada por los fabricantes en el datasheet para acoplar los
amplificadores de alta potencia. En la Figura 121 se presenta en
la carta de Smith las mediciones de source-pull reportadas por
el fabricante para el transistor.
El régimen de polarización reportado por el
fabricante es 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉,
𝐼𝐼𝐶𝐶 = 50𝑚𝑚𝑚𝑚 − 90𝑚𝑚𝑚𝑚 en función de la frecuencia.
EL punto de interés sobre la carta de Smith de la impedancia
óptima en la entrada se toma para los parámetros
𝐼𝐼𝐶𝐶 = 50𝑚𝑚𝑚𝑚, 𝑓𝑓 = 1.9𝐺𝐺𝐺𝐺𝐺𝐺 por la proximidad al régimen del
diseño de amplificador propuesto. La impedancia óptima
aproximada reportada por el fabricante es 𝑍𝑍𝑆𝑆𝑂𝑂𝑂𝑂𝑂𝑂 = 13.89 −
12.68𝑗𝑗, el valor de la impedancia normalizada es 𝑍𝑍𝑆𝑆_𝑂𝑂𝑂𝑂𝑂𝑂 =
0.28 − 0.25𝑗𝑗 al implementarse en ANSYS EDT.
60
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
En la Figura FIGURA se muestra el punto de la impedancia
óptima a la entrada (base) para realizar el acople de la señal RF,
mediante la herramienta Smith Tool de ANSYS EDT.
herramienta Harmonic Load Pull que permite sintonizar las
componentes de la impedancia óptima a variaciones de la
potencia de salida. En la Figura 123 se presentan los resultados
de la simulación. Se observa que en el punto de saturación en la
mitad del contorno load pull obtenido, para sintonizar la
potencia de salida a la frecuencia fundamental 𝐹𝐹1 (asumiendo
un acople en corto circuito para los demás componentes
armónicos), la impedancia óptima normalizada en el puerto
extrínseco de salida es 𝑍𝑍𝑁𝑁𝑁𝑁𝑁𝑁𝑁𝑁 𝐿𝐿𝐸𝐸𝐸𝐸 = −1.0852 − 0.0047𝑗𝑗, por
lo que la impedancia óptima en el puerto intrínseco de salida
(drain), invirtiendo los planos es entonces
𝑍𝑍𝑁𝑁𝑁𝑁𝑁𝑁𝑁𝑁,𝐿𝐿 = 1.0852 + 0.0047𝑗𝑗.

En el punto de potencia de compresión, se observa una

potencia de magnitud 47.675𝑚𝑚𝑚𝑚 para sintonizar la potencia de
salida a la frecuencia fundamental 𝐹𝐹1 , la impedancia óptima
normalizada en el puerto extrínseco de salida es 𝑍𝑍𝑁𝑁𝑁𝑁𝑁𝑁𝑁𝑁 𝐿𝐿𝐸𝐸𝐸𝐸 =
−1.0428 − 0.0003𝑗𝑗, por lo que la impedancia óptima en el
puerto intrínseco de salida (drain), invirtiendo los planos es
entonces 𝑍𝑍𝑁𝑁𝑁𝑁𝑁𝑁𝑁𝑁,𝐿𝐿 = 1.0428 + 0.0003𝑗𝑗.

Con base en los resultados obtenidos, se escoge el punto de

impedancia óptima normalizada de 𝑍𝑍𝑁𝑁𝑁𝑁𝑁𝑁𝑁𝑁,𝐿𝐿 = 1.0428 +
0.0003𝑗𝑗.

Figura 121: Mediciones de impedancia óptima

Source pull data para diseño de amplificadores.
Régimen de mediciones 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐶𝐶 = 50𝑚𝑚𝑚𝑚 − 90𝑚𝑚𝑚𝑚, 𝐹𝐹(𝑓𝑓)
Tomado de datasheet [12]

Figura 123 : Sintonización de impedancia óptima en el puerto

de salida.
Barrido de las componentes de la impedancia óptima a la
salida para sintonizar la máxima potencia..
Implementación de impedancia óptima y diseño de acoples
Herramienta HBLoadpull Tunning de ANSYS EDT.
Implementación en ANSYS EDT.

Figura 122: Implementación de la impedancia óptima a la 6. Síntesis de acoples

entrada.
Implementación de impedancia óptima y diseño de acoples A partir de las impedancias óptimas encontradas para obtener
Herramienta Smith Tool de ANSYS EDT. máxima potencia a la salida del amplificador encontradas
Implementación en ANSYS EDT. mediante los diferentes métodos de sintonización, se procede a
realizar la síntesis de los acoples, utilizando la herramienta
Para encontrar la impedancia óptima a la salida se utiliza la
Smith Tool mediante la implementación presentada en la

METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
metodología de diseño. Para este diseño se realizan acoples en
parámetros concentrados (resistencias, inductancias,
capacitancias) para ejemplos posteriores se realizan acoples en
parámetros distribuidos (stubs).
Los resultados se presentan a continuación. En la Figura 124
se observa la síntesis del circuito de acople a la entrada desde
la impedancia del puerto de entrada con impedancia
característica 𝑍𝑍𝑜𝑜 = 50Ω hasta la impedancia óptima en el
puerto de entrada 𝑍𝑍𝑆𝑆𝑂𝑂𝑂𝑂𝑂𝑂 = 13.89 − 12.68𝑗𝑗, realizando el
acople a la entrada del amplificador, para un ambiente
controlado RF de 𝑍𝑍 = 50Ω.
61
En la Figura 126 se observa la síntesis del circuito de acople
a la salida desde la impedancia óptima sintonizada a la salida
en condición de acople conjugado, reflejada en el plano interno
de salida (drain). Se realiza el acople desde el punto de
impedancia óptima normalizada de 𝑍𝑍𝑁𝑁𝑁𝑁𝑁𝑁𝑁𝑁,𝐿𝐿 = 1.0428 +
0.0003𝑗𝑗 hasta la impedancia característica en el puerto de salida
𝑍𝑍𝑂𝑂 = 50Ω que es igual a la impedancia noramlizada 𝑍𝑍𝑜𝑜− = 1 en
la carga de Smith realizando el acople a la salida del
amplificador, para un ambiente controlado RF de 𝑍𝑍 = 50Ω.

En la Figura 125 se observa el subcircuito de acople a la

entrada en la interfaz de ANSYS EDT. El circuito está En la Figura 127 se observa el subcircuito de acople a la
compuesto por una resistencia en serie R = 35.37Ω y una salida en la interfaz de ANSYS EDT. El circuito está compuesto
inductancia en serie 𝐿𝐿 = 1.09𝑛𝑛𝑛𝑛. por una resistencia en paralelo(a tierra) de
R = 883.65Ω.

Figura 126 : Implementación de síntesis de acoples.

Síntesis de acople a la salida en parámetros concentrados.
Acople a la salida resistencia en paralelo 𝑅𝑅 = 883.65Ω
Figura 124: Implementación de síntesis de acoples. Herramienta síntesis de acoples Smith Tool
Síntesis de acople a la entrada en parámetros concentrados. Régimen de mediciones 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐶𝐶 = 58.3𝑚𝑚𝑚𝑚, 𝐹𝐹(𝑓𝑓)
Acople a la entrada resistencia en serie 𝑅𝑅 = 35.37Ω, inductor Implementación en ANSYS EDT
en serie 1.09𝑛𝑛𝑛𝑛.
Herramienta síntesis de acoples Smith Tool
Régimen de mediciones 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐶𝐶 = 58.3𝑚𝑚𝑚𝑚, 𝐹𝐹(𝑓𝑓)
Implementación en ANSYS EDT

Figura 127 : Implementación de síntesis de acoples.

Figura 125 : Implementación de síntesis de acoples. Síntesis de acople a la salida en parámetros concentrados.
Síntesis de acople a la entrada en parámetros concentrados. Acople a la salida resistencia en paralelo 𝑅𝑅 = 883.65Ω
Acople a la entrada resistencia en serie 𝑅𝑅 = 35.37Ω, Herramienta síntesis de acoples Smith Tool
inductancia en serie 𝐿𝐿 = 1.09𝑛𝑛𝑛𝑛. Régimen de mediciones 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐶𝐶 = 58.3𝑚𝑚𝑚𝑚, 𝐹𝐹(𝑓𝑓)
Herramienta síntesis de acoples Smith Tool Implementación en ANSYS EDT
Régimen de mediciones 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐶𝐶 = 58.3𝑚𝑚𝑚𝑚, 𝐹𝐹(𝑓𝑓)
Implementación en ANSYS EDT 7. Desempeño del amplificador diseñado
62
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Una vez se tiene el circuito amplificador acoplado, se procede
a realizar la medición del desempeño del amplificador
diseñado. Para esto se utilizan las herramientas de balance
armónico en barrido, análisis de espectro con la frecuencia y
análisis de las formas de onda en el dominio del tiempo
utilizando la herramienta Harmonic Balance(1-Tone) para
realizar barridos con la potencia de entrada Pin en el análisis
powersweep. Se realizan las mediciones de los principales
requisitos de diseño de interés en el diseño de amplificadores
de alta potencia.
Inicialmente se realizan las mediciones de las componentes DC,
y armónicas principales de la potencia a la salida para
determinar contribución de cada componente armónica.
es evidente y adiciona componentes de potencia de salida en
múltiplos de la frecuencia de operación, desmejorando el
desempeño del amplificador y disminuyendo el desempeño de
linealidad deseado, la contribución de la componente 𝐹𝐹4 en este
régimen alcanza un valor de 𝑃𝑃𝐹𝐹4 = 8.920𝑚𝑚𝑚𝑚.
En la Figura 129 se presentan las mediciones de las
contribuciones de la potencia de salida en el puerto 2 en 𝑑𝑑𝑑𝑑𝑑𝑑.
Se observa que en el régimen de 𝑃𝑃𝑖𝑖𝑖𝑖 = 20𝑑𝑑𝑑𝑑𝑑𝑑, las mediciones
de las potencias en los componentes son 𝑃𝑃𝐹𝐹1 = 22.302𝑑𝑑𝑑𝑑𝑑𝑑 y
𝑃𝑃𝐹𝐹2 = 12.7939𝑑𝑑𝑑𝑑𝑑𝑑. En el régimen de 𝑃𝑃𝑖𝑖𝑖𝑖 = 30𝑑𝑑𝑑𝑑𝑑𝑑, las
mediciones de las potencias en los componentes son 𝑃𝑃𝐹𝐹1 =
23.803𝑑𝑑𝑑𝑑𝑑𝑑, 𝑃𝑃𝐹𝐹2 = 18.504𝑑𝑑𝑑𝑑𝑑𝑑, 𝑃𝑃𝐹𝐹3 = 9.7280𝑑𝑑𝑑𝑑𝑑𝑑,
𝑃𝑃𝐹𝐹4 = −2.26𝑑𝑑𝑑𝑑𝑑𝑑 y PF5 = 1.5038𝑑𝑑𝑑𝑑𝑑𝑑.

En la Figura 128 se observa la magnitud de la potencia de salida

medida en 𝑚𝑚𝑚𝑚 para cada componente.
Los puntos de conducción de la potencia de entrada 𝑃𝑃𝑖𝑖𝑖𝑖 son
para las potencias 𝑃𝑃1 = 20𝑑𝑑𝑑𝑑𝑑𝑑, 𝑃𝑃2 = 30𝑑𝑑𝑑𝑑𝑑𝑑, 𝑃𝑃3 = 40𝑑𝑑𝑑𝑑𝑑𝑑.
En adelantes las principales componentes armónicas se
describirán por su número de orden. La componente
fundamental 𝐹𝐹1, componente de segundo orden F2 y así
sucesivamente.
Las mediciones obtenidas para la potencia de conducción
Pin = 20dBm se observa que la contribución de la componente
Figura 128 : Resultados de simulación potencias de salida
fundamental 𝐹𝐹1 es 𝑃𝑃𝐹𝐹1 = 169.9225𝑚𝑚𝑚𝑚, la componente
(drain).
F2 = 19.0278mW mientras que las demás componentes de
Barrido de potencias en componentes armónicas.
orden superior son despreciables en 𝑚𝑚𝑚𝑚, para este régimen de Medición de desempeño del amplificador diseñado,
conducción. potencias medidas en mW.
Las mediciones obtenidas para la potencia de conducción Potencia DC (azul claro), potencia fundamental de interés
Pin = 30dBm se observa que la contribución de la componente (verde oscuro), potencia segundo armónico(rojo), potencia
fundamental 𝐹𝐹1 es 𝑃𝑃𝐹𝐹1 = 240.069𝑚𝑚𝑚𝑚, la componente tercer armónico (verde claro), potencia cuarto armónico (azul
F2 = 70.868mW y la componente 𝐹𝐹3 = 9.393𝑚𝑚𝑚𝑚, mientras oscuro), potencia quinto armónico(naranja).
que las demás componentes de orden superior son Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.719𝑉𝑉, 𝐼𝐼𝑄𝑄 = 58.3𝑚𝑚𝑚𝑚
aparentemente despreciables en 𝑚𝑚𝑚𝑚, para este régimen de Implementación en ANSYS EDT
conducción.
Las mediciones obtenidas para la potencia de conducción
Pin = 40dBm se observa que la contribución de la componente
fundamental 𝐹𝐹1 es 𝑃𝑃𝐹𝐹1 = 297.653𝑚𝑚𝑚𝑚, la componente
F2 = 97.357mW, la componente 𝐹𝐹3 = 31.858𝑚𝑚𝑚𝑚,
la componente 𝐹𝐹4 = 9.393𝑚𝑚𝑚𝑚 y la componente 𝐹𝐹5 tiene un
valor cercano, relativamente bajo en comparación.

Con base en lo anterior, se concluye a partir de los resultados

de desempeño medido que para el régimen de conducción de
entrada 𝑃𝑃𝑖𝑖𝑖𝑖 = 20𝑑𝑑𝑑𝑑𝑑𝑑 bajo, se tiene menor potencia de salida
con contribución máxima de la componente fundamental de
𝑃𝑃𝐹𝐹1 = 169.922𝑚𝑚𝑚𝑚 pero la distorsión de la señal/ contribución
de los armónicos de orden superior es baja, ya que en las señales
resultantes contribuyen sola Figura 129 : Resultados de simulación potencias de salida
mente los primeros dos armónicos F1 , 𝐹𝐹2 . Para regímenes de Barrido de potencias en componentes armónicas.
mayor conducción de entrada Medición de desempeño del amplificador diseñado,
𝑃𝑃𝑖𝑖𝑖𝑖 = 40𝑑𝑑𝑑𝑑𝑑𝑑, se alcanzan mayores potencias de salida con potencias medidas en dBm.
valor máximo de la contribución de la componente Potencia fundamental principal de interés (azul claro),
fundamental de 𝑃𝑃𝐹𝐹1 = 297.653𝑚𝑚𝑚𝑚, sin embargo la distorsión potencia segundo armónico(rojo), potencia tercer armónico
de amplitud producto de las componentes de ordenes superior (verde claro), potencia cuarto armónico (azul oscuro), potencia

METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
quinto armónico(naranja).
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.719𝑉𝑉, 𝐼𝐼𝑄𝑄 = 58.3𝑚𝑚𝑚𝑚
Implementación en ANSYS EDT
A continuación, se realizan las mediciones de las principales
variables de desempeño de eficiencia del amplificador
diseñado, en función de la conducción de entrada. Los
resultados se presentan en la Figura 130.
Las mediciones obtenidas para la potencia de conducción
Pin = 20dBm se observa que la eficiencia de salida (colector)
es 𝑛𝑛𝑜𝑜 = 55.01%, potencia añadida 𝑃𝑃𝑃𝑃𝑃𝑃 = 55% y conversión
de eficiencia 𝑛𝑛𝐶𝐶𝐶𝐶𝐶𝐶𝐶𝐶 = 61.26%.
Las mediciones obtenidas para la potencia de conducción
Pin = 30dBm se observa que la eficiencia de salida (colector)
es 𝑛𝑛𝑜𝑜 = 54.821%, potencia añadida 𝑃𝑃𝑃𝑃𝑃𝑃 = 56.81% y
conversión de eficiencia 𝑛𝑛𝐶𝐶𝐶𝐶𝐶𝐶𝐶𝐶 = 73.61%.
Las mediciones obtenidas para la potencia de conducción
Pin = 40dBm se observa que la eficiencia de salida (colector)
es 𝑛𝑛𝑜𝑜 = 58.77%, potencia añadida 𝑃𝑃𝐴𝐴𝐸𝐸 = 60.50% y
conversión de eficiencia 𝑛𝑛𝐶𝐶𝐶𝐶𝐶𝐶𝐶𝐶 = 87%.
Con base en lo anterior, se observa que a medida que aumenta
la conducción de la potencia de entrada 𝑃𝑃𝑖𝑖𝑖𝑖 , aumenta la
eficiencia de salida, es decir la cantidad de potencia de la señal
RF (en la componente fundamental) en relación con la potencia
DC disipada en el dispositivo. Del mismo modo para la
conducción de 𝑃𝑃𝑖𝑖𝑖𝑖 = 40𝑑𝑑𝑑𝑑𝑑𝑑, se tiene la mayor conversión de
potencia DC a la señal de la potencia RF a la salida con 87%
de eficiencia.
Figura 130 : Resultados de simulación de eficiencias del
amplificador diseñado .
Medición de desempeño del amplificador diseñado
Eficiencia de salida9 (colector) 𝑛𝑛𝑜𝑜𝑜𝑜𝑜𝑜 (rojo)
Potencia añadida PAE (azul)
Conversión de eficiencia (verde)
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝐵𝐵𝐵𝐵 = 0.719𝑉𝑉, 𝐼𝐼𝑄𝑄 = 58.3𝑚𝑚𝑚𝑚
Implementación en ANSYS EDT
63
20.7951dB y 29.7412dB para la conducción de
𝑃𝑃1 = 20𝑑𝑑𝑑𝑑𝑑𝑑, 𝑃𝑃2 = 30𝑑𝑑𝑑𝑑𝑑𝑑, 𝑃𝑃3 = 40𝑑𝑑𝑑𝑑𝑑𝑑, respectivamente.
Las mediciones obtenidas para la potencia disipada de son de
138.9864mW, 197.827mW y 208.8359mW para la conducción
de𝑃𝑃1 = 20𝑑𝑑𝑑𝑑𝑑𝑑, 𝑃𝑃2 = 30𝑑𝑑𝑑𝑑𝑑𝑑, 𝑃𝑃3 = 40𝑑𝑑𝑑𝑑𝑑𝑑,
respectivamente. La disipación mínima de potencia medida
𝑃𝑃𝑑𝑑𝑑𝑑𝑑𝑑𝑠𝑠𝑀𝑀𝑀𝑀𝑀𝑀 = 117.866𝑑𝑑𝑑𝑑 se genera para una conducción de
𝑃𝑃𝑖𝑖𝑖𝑖 15𝑑𝑑𝑑𝑑𝑑𝑑, mientras que la máxima se reporta a 𝑃𝑃𝑃𝑃𝑃𝑃 =
40𝑑𝑑𝑑𝑑𝑑𝑑.
Figura 131 : Resultados de simulación de ganancia y potencia
disipada del amplificador diseñado .
Medición de desempeño del amplificador diseñado
Ganancia 𝐺𝐺 en dB (rojo)
Potencia disipada en mW (verde)
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.719𝑉𝑉, 𝐼𝐼𝑄𝑄 = 58.3𝑚𝑚𝑚𝑚
Implementación en ANSYS EDT
Con base en los resultados de la potencia de salida,
contribuciones de los componentes armónicos, eficiencias y
disipación de potencia, para el diseño de un amplificador clase
AB de alto de desempeño, alta potencia de salida y rendimiento
general, se escoge entonces la conducción de 30𝑑𝑑𝑑𝑑𝑑𝑑, sin
comprometer gravemente la linealidad y forma de onda de las
relaciones 𝐼𝐼 − 𝑉𝑉 obtenidas
Finalmente se realizan simulaciones de las relaciones 𝐼𝐼 − 𝑉𝑉
para corroborar las formas de onda y la conducción inducida en
el circuito. En la Figura 132 se observa que las formas de onda
de corriente y voltaje corresponden a un amplificador clase AB,
donde las formas de onda obtenidas están distorsionadas, las
formas de onda corroboran los fenómenos de conducción y
presencia de componentes armónicos de orden superior en las
señales RF de voltaje y corriente a la salida.

En seguida se realizan las mediciones de la ganancia y la

potencia disipada por el amplificador diseñado. En la Figura
131 se presentan las mediciones de estas variables de
desempeño en función de la conducción de entrada. Figura 132 : Resultados de simulación características 𝐼𝐼 − 𝑉𝑉
del amplificador diseñado .
Las mediciones obtenidas para la ganancia son de 12.207dB, Medición de desempeño del amplificador diseñado
64
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Voltaje de salida (colector) en V.
Corriente de salida (colector) en mA.
Conducción de entrada 𝑃𝑃𝑖𝑖𝑖𝑖 = 30𝑑𝑑𝑑𝑑𝑑𝑑.
Implementación en ANSYS EDT
B. Diseño de amplificador Clase A
El desempeño del amplificador se mide a partir del grado de Transistor BFP 650 Alta potencia
cumplimiento de los principales requisitos de diseño y los Alta linealidad, excelente desempeño de distorsión
resultados de simulación. Se observa que para un valor de
conducción de entrada 𝑃𝑃𝑖𝑖𝑖𝑖 = 30𝑑𝑑𝑑𝑑𝑑𝑑 < 𝑃𝑃𝑖𝑖𝑖𝑖 𝑀𝑀𝑀𝑀𝑀𝑀 , se tiene una 1. Requisitos de diseño
potencia de salida Po.RF = 23.8𝑑𝑑𝑑𝑑𝑑𝑑 así como una la ganancia
obtenida 𝐺𝐺 = 20.7951dB que satisface el requerimiento de alto • 𝑃𝑃𝑜𝑜𝑅𝑅𝑅𝑅 = 20𝑑𝑑𝑑𝑑𝑑𝑑
rendimiento del amplificador diseñado. • 𝐺𝐺 = 10𝑑𝑑𝑑𝑑
Del mismo modo, las formas de ondas obtenidas en la Figura • 𝑃𝑃𝑃𝑃𝑃𝑃 = 45 − 50%
132 denotan un comportamiento de conducción leve, para el • Frecuencia de operación 1.5𝐺𝐺𝐺𝐺𝐺𝐺 − 1.8𝐺𝐺𝐺𝐺𝐺𝐺
resultado de un amplificador clase AB conducido con un
• 𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑠𝑠𝑀𝑀𝑀𝑀𝑀𝑀 = 150𝑚𝑚𝑚𝑚
desempeño aceptable de linealidad. La distorsión de las formas
• Alta linealidad
de onda obtenidas en las mediciones 𝐼𝐼 − 𝑉𝑉 se deben a la
contribución de las señales de salida de los componentes • Alta potencia de salida
armónicos de orden superior. • Excelente desempeño de distorsión
• Baja conducción de entrada 𝑃𝑃𝑃𝑃𝑃𝑃 < 15𝑑𝑑𝑑𝑑𝑑𝑑

La eficiencia de salida del amplificador medida para la

conducción de 𝑃𝑃𝑃𝑃𝑃𝑃 = 30𝑑𝑑𝑑𝑑𝑑𝑑 es 𝑛𝑛𝑜𝑜 = 54.821% que satisface
el requisito mínimo de eficiencia, sin embargo, para la
conducción implementada la potencia disipada es 197.827mW 2. Escogencia de transistor
una cantidad importante de la potencia de entrada se disipa en
el dispositivo. Con base en los requisitos de diseño, el cálculo de los
requerimientos eléctricos del dispositivo con base en el análisis
Variable de desempeño Requisito de Resultado de de línea de carga y propiedades intrínsecas del dispositivo para
desempeño desempeño la aplicación de diseño, se escoge el transistor NPN RF Si
𝑃𝑃𝑜𝑜,𝑅𝑅𝑅𝑅 22dBm 23.8dBm BFP650 para realizar el diseño de amplificador de alta potencia.
Dentro de las propiedades generales del transistor son: diseño
𝐺𝐺 20dB 20.795dB de amplificadores de potencia alta potencia/alto desempeño,
𝑛𝑛𝑜𝑜 >50% 54.821% ganancia máxima disponible 𝐺𝐺𝑚𝑚𝑚𝑚 = 21𝑑𝑑𝑑𝑑a una frecuencia de
𝑃𝑃𝑖𝑖𝑖𝑖 <35dBm 30dBm 𝑓𝑓 = 1.8𝐺𝐺𝐺𝐺𝐺𝐺 y satisface los requerimientos de diseño
propuestos.
𝑃𝑃𝑃𝑃𝑃𝑃 52% 52.184%
𝑛𝑛𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐 70% 73.61% En la Figura 133 y 134 se muestra el modelamiento no lineal
Potencia alta del transistor. El fabricante provee el modelo de transistor
Tabla 2: Mediciones de desempeño de amplificador clase AB Gummel-Poon, el circuito equivalente y los parámetros de
modelo, como se muestra a continuación.
 65
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Figura 133: Modelamiento de transistor BFP 650 punto de intersección tercer orden 𝐼𝐼𝑃𝑃3 = 29.5 𝑑𝑑𝑑𝑑𝑑𝑑 y ganancia
de alta potencia. dispnible 𝐺𝐺𝐴𝐴 = 21𝑑𝑑𝑑𝑑 para un régimen de polarización 𝐼𝐼𝐶𝐶 =
Modelo Gummel-Poon para transistores HBT/BJT 80𝑚𝑚𝑚𝑚, 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉 para la frecuencia de 1.8𝐺𝐺𝐺𝐺𝐺𝐺
Circuito Equivalente y parámetros de modelo respectivamente. Entonces este punto de operación
Extraído de datasheet [11] 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐶𝐶 = 80𝑚𝑚𝑚𝑚 se escoge como punto de partida de
diseño de la red de polarización en el proceso de diseño de
amplificadores de alta potencia.

Para esta red de polarización, se utiliza el circuito de la figura

12.A de polarización, para una red en bajas frecuencias.

Figura 134 : Modelamiento de transistor BFP 650 de

alta potencia.
Modelo Gummel-Poon para transistores HBT/BJT Figura 136 : Características AC de transistor BFP 650 de
Transistor Chip Data y parámetros de chip potencia alta potencia/alto rendimiento de potencia..
Extraído de datasheet [11] Desempeño eléctrico reportado por el fabricante.
Extraído de datasheet [11]
En seguida se realiza la implementación de la caracterización
del modelo no lineal de transistor en la interfaz principal de
ANSYS EDT. En la Figura 135 se muestra su implementación.

Se calculan los parámetros de la red de polarización DC, como

se hizo anteriormente.

• 𝐶𝐶𝐶𝐶 = 88.419𝑝𝑝𝑝𝑝
• 𝑅𝑅𝑅𝑅𝑅𝑅 = 66.315𝑛𝑛𝑛𝑛
• VBB = 0.7V
• 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉

En la Figura 137 se muestra la implementación de la red de

polarización implementada al transistor caracterizado.

Figura 135 : Implementación de modelamiento de transistor

BFP 650 de alta potencia.
Modelo Gummel-Poon para transistores HBT/BJT
Circuito equivalente en la interfaz principal de ANSYS EDT
Implementación en ANSYS EDT

3. Diseño de redes de polarización

Con base en la Figura 136 el fabricante reporta que el transistor

tiene un desempeño de potencia de salida en región de
compresión 1 − 𝑑𝑑𝑑𝑑 , 𝑃𝑃1−𝑑𝑑𝑑𝑑 = 18𝑑𝑑𝑑𝑑𝑑𝑑, potencia de salida en el
66
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
𝐼𝐼𝑄𝑄 = 10.69𝑚𝑚𝑚𝑚, mientras que para valores inferiores a
VBB = 0.8𝑉𝑉 el transistor entra en la región de corto para la
corriente de salida 𝐼𝐼𝑄𝑄 = 0. En el punto de VBB = 0.78𝑉𝑉 se tiene
una corriente de operación 𝐼𝐼𝑄𝑄 = 2.64𝑚𝑚𝐴𝐴 está en la región de
corto.

Figura 137 : Implementación diseño de red de polarización.

Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.7𝑉𝑉
Punto inicial de polarización. Caracterización DC y Análisis
lineal en frecuencia.
Implementación en ANSYS EDT
4. Caracterización y validación del transistor
Los resultados obtenidos en la simulación del análisis DC se
presentan en la Figura 138, siguiendo la metodología de
implementación de la metodología propuesta. Para realizar esta
implementación se definieron las variables de barrido de la
polarización en el análisis DC:
• 0𝑉𝑉 < 𝑉𝑉𝑉𝑉𝑉𝑉 < 8𝑉𝑉; 𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆: 1𝑉𝑉
• 0𝑉𝑉 < 𝑉𝑉𝑉𝑉𝑉𝑉 < 0.9𝑉𝑉; 𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆: 0.01𝑉𝑉
Las variables de salida Output Quantities definidas en el
análisis DC son las componentes de inductancias en las
terminales de modelamiento de transistor, las cuales se
presentan a continuación:
• 𝐼𝐼(𝐼𝐼𝐼𝐼𝐷𝐷6 ) 𝑒𝑒𝑒𝑒 𝑏𝑏𝑏𝑏𝑏𝑏𝑏𝑏
• 𝐼𝐼(𝐼𝐼𝐼𝐼𝐷𝐷8 )𝑒𝑒𝑒𝑒 𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒
• 𝑰𝑰(𝑰𝑰𝑰𝑰𝑫𝑫𝟕𝟕 )𝒆𝒆𝒆𝒆 𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄
Figura 138 : Resultados de simulación de línea de carga
Relaciones de voltaje y corriente
Mediciones de corriente de salida 𝐼𝐼𝐶𝐶 vs voltaje de salida 𝑉𝑉𝐶𝐶 .
Implementación en ANSYS EDT
Con base en los resultados de la Figura 138, se escoge
entonces la polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, VBB = 0.89𝑉𝑉 donde se
tiene una corriente de operación 𝐼𝐼𝑄𝑄 = 72.773𝑚𝑚𝑚𝑚.
El punto de operación del transistor es 𝑽𝑽𝑽𝑽𝑽𝑽 = 𝟑𝟑𝟑𝟑, 𝑰𝑰𝑪𝑪 =
𝟕𝟕𝟕𝟕. 𝟕𝟕𝟕𝟕𝟕𝟕𝟕𝟕, para inducir una conducción continua del
amplificador, para el diseño de amplificador clase A de alto
desempeño y alta potencia de salida. Se realiza nuevamente el
procedimiento de diseño de red de polarización para los nuevos
valores de operación.
En la Figura 139 se muestra la implementación de la red de
polarización a partir de los resultados obtenidos de las
simulaciones de la línea de carga. Se observa que el punto de
operación Q obtenido en simulación es
𝐼𝐼𝐶𝐶 = 72.8𝑚𝑚𝑚𝑚, 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, para un régimen de polarización de
𝑉𝑉𝐵𝐵𝐵𝐵 = 0.890𝑉𝑉, 𝐼𝐼𝐵𝐵𝐵𝐵 = 367𝑢𝑢𝑢𝑢, 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉.

En la Figura 138 se presentan los resultados de la simulación

de línea de carga del transistor caracterizado.

En la Figura 138 se observa que para el régimen de

𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, punto máximo de corriente de salida en régimen de
se tiene con una conducción a la entrada de VBB = 1.2𝑉𝑉 en
límite máximo absoluto de voltaje VBEO admisible y una
corriente de operación 𝐼𝐼𝑄𝑄 = 0.968𝐴𝐴. Las mediciones se realizan
para el voltaje de operación 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉 de interés.

En el punto de VBB = 0.9𝑉𝑉 se tiene una corriente de operación

𝐼𝐼𝑄𝑄 = 88.819𝑚𝑚𝑚𝑚, en el punto de VBB = 0.89𝑉𝑉 se tiene una
corriente de operación 𝐼𝐼𝑄𝑄 = 72.773𝑚𝑚𝑚𝑚, en el punto de
VBB = 0.82𝑉𝑉 se tiene una corriente de operación
 67
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Figura 139 : Implementación diseño de red de polarización.
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.890𝑉𝑉, 𝐼𝐼𝐵𝐵𝐵𝐵 = 367𝑢𝑢𝑢𝑢.
Punto de operación 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐶𝐶 = 72.8𝑚𝑚𝑚𝑚
Diseño de red de polarización.
Implementación en ANSYS EDT

En la Figura 140 se presentan los resultados de la simulación

de corriente de salida (drain) en función del voltaje de operación
𝑉𝑉𝐶𝐶𝐶𝐶 (regulado por la fuente de la polarización 𝑉𝑉𝐶𝐶𝐶𝐶 ) a variaciones
de la corriente de base 𝐼𝐼𝐵𝐵𝐵𝐵 .
En el régimen de voltaje VCC = 3𝑉𝑉 se tienen los siguientes
resultados. Para una corriente de base 𝐼𝐼𝐵𝐵𝐵𝐵 = 80𝑢𝑢𝑢𝑢 se tiene una
corriente de operación 𝐼𝐼𝑄𝑄 = 19.484𝑚𝑚𝑚𝑚 y el amplificador opera
en modo activo, en la región límite de conducción continua y
región de corte, donde 𝐼𝐼𝑄𝑄 = 0 tiende a 0. El punto máximo de
corriente de operación 𝐼𝐼𝑄𝑄 = 150.438𝑚𝑚𝑚𝑚 se induce a una
corriente de base 𝐼𝐼𝐵𝐵 = 960𝑢𝑢𝑢𝑢.
Finalmente, en el punto de operación cercano al punto de
operación escogida, se tiene que 𝐼𝐼𝐵𝐵𝐵𝐵 = 400𝑢𝑢𝑢𝑢, 𝐼𝐼𝑄𝑄 =
78.014𝑚𝑚𝑚𝑚 y el transistor opera en la región activa continua.

En la Figura 141 se observan las curvas de caracterización de Figura 141 : Mediciones de corriente de salida (drain) a
corriente de salida (drain) en función del voltaje de salida variaciones de corriente de base.
(voltaje drain-source) a variaciones de la corriente de base. En Validación de la caracterización
el punto de Relaciones de voltaje y corriente .
𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐵𝐵 = 0.80𝑢𝑢𝑢𝑢 el fabricante reporta una corriente de Tomado de datasheet [DATASHEET]
operación 𝐼𝐼𝑄𝑄 = 19.8𝑚𝑚𝑚𝑚, en el punto de En seguida se realiza la validación de la caracterización del
𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐵𝐵 = 940𝑢𝑢𝑢𝑢 se reporta una corriente de colector transistor implementando mediante análisis lineales en
𝐼𝐼𝑄𝑄 = 140𝑚𝑚𝑚𝑚. Entonces las mediciones del análisis DC de las frecuencia AC, para barridos en frecuencia.
relaciones 𝐼𝐼 − 𝑉𝑉 del transistor caracterizado se aproximan a las
mediciones reportadas por los fabricantes, para diferentes Su implementación en el simulador se realiza aplicando la
regímenes de operación, la validación de transistor en el análisis serie de secuencias y herramientas de simulación expuestas en
DC se realiza comparando las mediciones de las relaciones de detalle en la sección anterior para implementación de
voltaje y corriente a la salida del transistor con las mediciones simulaciones lineales en frecuencia Linear Network Analysis.
de caracterización reportada por el fabricante en el datasheet,
para diferentes puntos y regímenes de operación.
Para realizar esta implementación se definieron la variable
de análisis lineal en frecuencia 𝑓𝑓

• 0𝐺𝐺𝐺𝐺𝐺𝐺 < 𝑓𝑓 < 6𝐺𝐺𝐺𝐺𝐺𝐺; 𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆: 0.05𝐺𝐺𝐺𝐺𝐺𝐺

Las variables de salida Output Quantities definidas en el

análisis lineal en frecuencia son las componentes de
inductancias en las terminales de modelamiento de transistor,
las cuales se presentan a continuación:
• 𝐼𝐼(𝐼𝐼𝐼𝐼𝐷𝐷6 ) 𝑒𝑒𝑒𝑒 𝑏𝑏𝑏𝑏𝑏𝑏𝑏𝑏
• 𝐼𝐼(𝐼𝐼𝐼𝐼𝐷𝐷8 )𝑒𝑒𝑒𝑒 𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒
• 𝑰𝑰(𝑰𝑰𝑰𝑰𝑫𝑫𝟕𝟕 )𝒆𝒆𝒆𝒆 𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄𝒄

Figura 140 : Resultados de simulación de corriente de salida En las Figuras 142 y 143 se muestran los resultados de los
(drain) a variaciones de corriente de base. parámetros de estabilidad medidos en la banda de frecuencias
Validación de la caracterización donde el modelo del transistor implementado es válido hasta
Relaciones de voltaje y corriente 6GHz. Se observa que para la frecuencia 𝑓𝑓 = 1.8𝐺𝐺𝐺𝐺𝐺𝐺, los
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.890𝑉𝑉, 𝐼𝐼𝐵𝐵𝐵𝐵 = 367𝑢𝑢𝑢𝑢 parámetros de estabilidad medidos son 𝐵𝐵1 = 0.808,
Mediciones de corriente de salida 𝐼𝐼𝐷𝐷𝐷𝐷 vs voltaje de salida 𝑉𝑉𝐶𝐶 . 𝐾𝐾 = 0.979, 𝑀𝑀𝑀𝑀 = 0.98 y el factor delta
Implementación en ANSYS EDT Δ = 0.69 < −26.98°.
68
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

Entonces por el criterio del parámetros principal de estabilidad

K < 1 el transistor es potencialmente inestable en la banda de
operación.

Figura 144: Resultados de simulación medida de

desacople de la señal VSWR.
Medición de desacople en el puerto de entrada 𝑉𝑉𝑉𝑉𝑉𝑉𝑅𝑅𝑖𝑖𝑖𝑖
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.890𝑉𝑉, 𝐼𝐼𝑄𝑄 = 72.8𝑚𝑚𝐴𝐴
Implementación en ANSYS EDT

En la Figura 145 se observa la medida de desacople de la señal.

Se observa que aproximadamente después de la frecuencia 𝑓𝑓 =
400𝑀𝑀𝑀𝑀𝑀𝑀, el valor de desacople de la señal en el puerto de
Figura 142 : Resultados de simulación estabilidad de transistor entrada es 𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉 = 2.7, mientras que el valor para la
caracterizado. frecuencia de 150𝑀𝑀𝑀𝑀𝑀𝑀 es 𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉 = 17.188
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.890𝑉𝑉, 𝐼𝐼𝑄𝑄 = 72.8𝑚𝑚𝑚𝑚
Medición de los principales parámetros de estabilidad
Implementación en ANSYS EDT

Figura 145: Resultados de simulación medida de

desacople de la señal VSWR.
Medición de desacople en el puerto de salida 𝑉𝑉𝑉𝑉𝑉𝑉𝑅𝑅𝑜𝑜𝑜𝑜𝑜𝑜
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.890𝑉𝑉, 𝐼𝐼𝑄𝑄 = 72.8𝑚𝑚𝑚𝑚
Implementación en ANSYS EDT
Figura 143 : Resultados de simulación estabilidad de transistor En seguida se presentan las ganancias medidas en banda,
caracterizado. mediante el análisis lineal en frecuencia.
Medición de los principales parámetros de estabilidad Los resultados se presentan a continuación. En la Figura 146 se
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.890𝑉𝑉, 𝐼𝐼𝑄𝑄 = 72.8𝑚𝑚𝑚𝑚 observa que se obtienen ganancia máxima
Implementación en ANSYS EDT 𝐺𝐺𝑀𝑀𝑀𝑀𝑀𝑀 = 𝐺𝐺𝑀𝑀𝑆𝑆 = 22.170𝑑𝑑𝑑𝑑 = 52.17𝑑𝑑𝑑𝑑𝑑𝑑 , ganancia
En seguida se presentan los resultados de la medida de disponible 𝐺𝐺𝐴𝐴 = 19.1414𝑑𝑑𝑑𝑑 = 49.141𝑑𝑑𝑑𝑑𝑑𝑑, ganancia de
desacople de la señal RF. En la Figura 144 se observa la medida potencia,𝐺𝐺𝐺𝐺 = 21.17𝑑𝑑𝑑𝑑 = 51.17𝑑𝑑𝑑𝑑𝑑𝑑 para la polarización
de desacople de la señal. Se observa que aproximadamente continua implementada.
después de la frecuencia 𝑓𝑓 = 400𝑀𝑀𝑀𝑀𝑀𝑀, el valor de desacople
de la señal en el puerto de entrada es 𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉 = 5.9, mientras
que el valor para la frecuencia de 400𝑀𝑀𝑀𝑀𝑧𝑧 es 𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉 = 6.06.
La señal RF a la entrada está desacoplada.
 69
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Se observa que a la frecuencia de operación de interés de
𝑓𝑓 = 1.8𝐺𝐺𝐺𝐺𝐺𝐺 se tiene un valor de ganancia disponible
GA = 20𝑑𝑑𝑑𝑑 mientras que la medida en ANSYS a esta
frecuencia es la ganancia disponible 𝐺𝐺𝐴𝐴 = 19.14𝑑𝑑𝑑𝑑, lo cual se
aproxima al comportamiento del transistor implementado y
medido en ANSYS EDT. Las curvas de caracterización en
frecuencia AC se aproximan a los resultados en simulación del
transistor caracterizado.

Es decir, se realiza la validación del transistor caracterizado

comparando los resultados de las simulaciones AC de análisis
Figura 146: Resultados de simulación ganancias medidas del lineal en frecuencia, con las curvas de caracterización
transistor caracterizado. (ganancia, parámetros, elementos parásitos) dados por el
Medición de desempeño del transistor en función de las fabricante.
potencias en dB
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.890𝑉𝑉, 𝐼𝐼𝑄𝑄 = 72.8𝑚𝑚𝑚𝑚
Implementación en ANSYS EDT

En la Figura 147 se presentan los resultados de las funciones

de las ganancias a variación de la frecuencia.
La banda de interés es en la frecuencia 𝑓𝑓 = 1.8𝐺𝐺𝐺𝐺𝐺𝐺 se tienen
los siguientes resultados. La ganancia disponible es
𝐺𝐺𝐴𝐴 = 19.14𝑑𝑑𝑑𝑑, la ganancia de potencia Gp = 21.1797dB,
mientras que la ganancia máxima obtenida en acople conjugado
es 𝐺𝐺𝑀𝑀𝑀𝑀𝑀𝑀 = 𝐺𝐺𝑀𝑀𝑀𝑀𝑀𝑀 = 22.17𝑑𝑑𝑑𝑑 en este punto de operación.

El punto máximo de ganancia de potencia 𝐺𝐺𝑝𝑝𝑀𝑀𝑀𝑀𝑀𝑀 = 44𝑑𝑑𝑑𝑑 se

encuentra en una frecuencia de 𝑓𝑓 = 100𝑀𝑀𝑀𝑀𝑀𝑀.
La ganancia disponible máxima es 𝐺𝐺𝐴𝐴 𝑀𝑀𝑀𝑀𝑀𝑀 = 43.01𝑑𝑑𝑑𝑑 en una
frecuencia de 𝑓𝑓 = 200𝑀𝑀𝑀𝑀𝑀𝑀.
Figura 148: Mediciones de corriente de ganancias a
variaciones de frecuencia. Análisis AC.
Validación de la caracterización
Relaciones de ganancia máxima, ganancia disponible y
ganancia de potencia en ancho de banda.
Tomado de datasheet [DATASHEET]

Con base en los resultados presentados, se valida la

Figura 147: Resultados de simulación ganancias medidas del
transistor caracterizado. Caracterización en análisis lineal en
frecuencia.
Medición de desempeño del transistor en función de las
potencias en
Polarización 𝑉𝑉𝑉𝑉𝑉𝑉 = 3𝑉𝑉, 𝑉𝑉𝑉𝑉𝑉𝑉 = 0.890𝑉𝑉, 𝐼𝐼𝑄𝑄 = 72.8𝑚𝑚𝑚𝑚
Implementación en ANSYS EDT
En la Figura 148 se muestran las curvas de caracterización
extraídas del datasheet del fabricante.
caracterización del transistor implementado en el diseño de
amplificador de alta potencia, mediante la validación de las
mediciones de voltaje y corriente, mediciones I − V en
análisis DC, parámetros de señales DC a la salida del
amplificador para corroborar que el desempeño eléctrico del
transistor concuerda con las mediciones eléctricas reportadas
por los fabricante. Del mismo modo a partir de mediciones de
ganancias en frecuencia lineal, análisis de caracterización
cuasi-lineal y demás mediciones en el análisis lineal de la
frecuencia se permite medir el desempeño en términos de
potencia, estabilidad y desacople de la señal, asumiendo un
comportamiento inicialmente ideal.
Cabe resaltar que las herramientas de análisis lineal en
dB
frecuencia se utilizan para validar la caracterización del
dispositivo, y no como directamente como medida de
desempeño final del transistor, que este análisis ignora las
componentes no lineales de orden superior generado por las
frecuencias armónica, elementos parásitos y modelamiento no
70
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
lineal de transistor.

5. Modo de operación y red de conducción

Para este diseño se asume un comportamiento continuo de

las relaciones de voltaje y corriente, el transistor escogido es
altamente lineal por lo que se espera que el desempeño de las
componentes armónicas de potencia en la señal de salida sea
conducida principalmente por la componente fundamental F1.

No se requiere acoplar redes de conducción para realizar

supresión de armónicos, harmonic tunning y demás
herramientas de control armónico, ya que el amplificador a
diseñar se asume que opera en modo de operación continua.

6. Optimización de la carga: Sintonización de

impedancia óptima

Con base en la caracterización del transistor y la validación

del comportamiento eléctrico del dispositivo en el dominio del
tiempo y la frecuencia, el siguiente paso es sintonizar la
impedancia óptima en la entrada y la salida del amplificador.

A la entrada del amplificador la impedancia óptima se Figura 149: Mediciones de impedancia óptima
encuentra haciendo uso de la source-pull data del dispositivo, Source pull data para diseño de amplificadores.
nuevamente se propone en la metodología de diseño de Régimen de mediciones 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐶𝐶 = 30𝑚𝑚𝑚𝑚 − 70𝑚𝑚𝑚𝑚, 𝐹𝐹(𝑓𝑓)
amplificadores de alta potencia remitirse a las fichas técnicas Tomado de datasheet [11]
reportadas por los fabricantes para extraer la impedancia óptima
en el puerto de entrada, para el régimen de polarización
implementado en simulación.

En la Figura 149 se presenta en la carta de Smith las

mediciones de source-pull reportadas por el fabricante para el
transistor.
El régimen de polarización reportado por el
fabricante es 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐶𝐶 = 30𝑚𝑚𝑚𝑚 − 70𝑚𝑚𝑚𝑚 en función de la
frecuencia.
EL punto de interés sobre la carta de Smith de la impedancia
óptima en la entrada se toma para los parámetros
𝐼𝐼𝐶𝐶 = 70𝑚𝑚𝑚𝑚, 𝑓𝑓 = 1.9𝐺𝐺𝐻𝐻𝐻𝐻 por la proximidad al régimen del
diseño de amplificador propuesto. La impedancia óptima
aproximada reportada por el fabricante
es 𝑍𝑍𝑆𝑆𝑂𝑂𝑂𝑂𝑂𝑂 = 19.09 − 13.24𝑗𝑗, el valor de la impedancia
normalizada es 𝑍𝑍𝑆𝑆_𝑂𝑂𝑂𝑂𝑂𝑂 = 0.38 − 0.26𝑗𝑗 cuando se implementa en
el simulador.

En la Figura 150 se muestra el punto de la impedancia óptima

a la entrada (base) para realizar el acople de la señal RF,
mediante la herramienta Smith Tool de ANSYS EDT. Figura 150: Implementación de la impedancia óptima a la
entrada.
Implementación de impedancia óptima y diseño de acoples
Herramienta Smith Tool de ANSYS EDT.
Implementación en ANSYS EDT.

METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Para encontrar la impedancia óptima a la salida se utiliza la
herramienta Harmonic Load Pull que permite sintonizar las
componentes de la impedancia óptima a variaciones de la
potencia de salida. Su implementación en el simulador se
realiza aplicando la serie de secuencias y herramientas de
simulación expuestas en detalle en la sección anterior para
implementación de simulaciones lineales en frecuencia
HBloadpull.
Para realizar esta implementación se definieron la variable
de análisis en balance armónico mono tono, para sintonizar la
impedancia óptima.
• 𝐹𝐹𝐹𝐹𝐹𝐹𝐹𝐹1 = 1.9𝐺𝐺𝐺𝐺𝐺𝐺 Tuner Frecuency
• 𝑀𝑀𝑀𝑀𝑀𝑀. 𝐻𝐻𝐻𝐻𝐻𝐻𝐻𝐻𝐻𝐻𝐻𝐻𝐻𝐻𝐻𝐻 𝑁𝑁𝑁𝑁𝑁𝑁𝑁𝑁𝑁𝑁𝑁𝑁 = 5
• Variables de barrido 𝑍𝑍𝑅𝑅𝑅𝑅 /𝑍𝑍𝐼𝐼𝐼𝐼 de la impedancia en
el puerto extrínseco a la salida.
Las variables de salida Output Quantities definidas en el
análisis en balance armónico para sintonizar la impedancia
óptima, son todos los componentes que componente el
diagrama circuital del circuito a sintonizar. Del mismo modo se
seleccionan todos los armónicos 𝐷𝐷𝐷𝐷, 𝐹𝐹𝑖𝑖𝑖𝑖 para el número de
armónicos máximos. De este modo se puede determinar desde
la gráfica Smith Contour Plot las contribuciones de cada
frecuencia armónica a la potencia de salida.
En la Figura 151 se presentan los resultados de la simulación.
Se observa que en el punto de saturación en la mitad del
contorno load pull obtenido, para sintonizar la potencia de
salida a la frecuencia fundamental 𝐹𝐹1 (asumiendo un acople en
corto circuito para los demás componentes armónicos), la
impedancia óptima normalizada en el puerto extrínseco de
salida es 𝑍𝑍𝑁𝑁𝑁𝑁𝑁𝑁𝑁𝑁 𝐿𝐿𝐸𝐸𝐸𝐸 = −1.2292 + 0.0005𝑗𝑗, por lo que la
impedancia óptima en el puerto intrínseco de salida (drain),
invirtiendo los planos de referencia y teniendo en cuenta la
condición de acople conjugado para máximo desempeño del
amplificador acoplado es entonces
𝑍𝑍𝑁𝑁𝑁𝑁𝑁𝑁𝑁𝑁,𝐿𝐿 = 1.2292 − 0.0005𝑗𝑗 para una
magnitud de 𝑚𝑚𝑚𝑚𝑚𝑚 = 9.727.
En el punto de potencia de compresión, se observa una
magnitud de 𝑚𝑚𝑚𝑚𝑚𝑚 = 16.5416 para sintonizar la potencia de
salida a la frecuencia fundamental 𝐹𝐹1 , la impedancia óptima
normalizada en el puerto extrínseco de salida es
𝑍𝑍𝑁𝑁𝑁𝑁𝑁𝑁𝑁𝑁 𝐿𝐿𝐸𝐸𝐸𝐸 = −1.1287 − 0.000𝑗𝑗, por lo que la impedancia
óptima en el puerto intrínseco de salida (drain), invirtiendo los
planos en condición de acople es entonces
𝑍𝑍𝑁𝑁𝑁𝑁𝑁𝑁𝑁𝑁,𝐿𝐿 = 1.1287 + 0.000𝑗𝑗.
Con base en los resultados obtenidos, se escoge el punto de
impedancia óptima normalizada 𝑍𝑍𝑁𝑁𝑁𝑁𝑁𝑁𝑁𝑁,𝐿𝐿 = 1.2292 − 0.0005𝑗𝑗
71
Figura 151: Sintonización de impedancia óptima en el puerto
de salida.
Barrido de las componentes de la impedancia óptima a la
salida para sintonizar la máxima potencia..
Implementación de impedancia óptima y diseño de acoples
Herramienta HBLoadpull Tunning de ANSYS EDT.
Implementación en ANSYS EDT.
7. Síntesis de acoples
A partir de las impedancias óptimas encontradas para obtener
máxima potencia a la salida del amplificador encontradas
mediante los diferentes métodos de sintonización, se procede a
realizar la síntesis de los acoples, utilizando la herramienta
Smith Tool mediante la implementación presentada en la
metodología de diseño. Los acoples se sintetizan en parámetros
distribuidos y se utiliza la herramienta TRL para transformar
los elementos distribuidos a la capa física, mediante sus
longitudes físicas y dimensiones, como se desarrolló en detalle
en la sección anterior.
Los resultados se presentan a continuación. En la Figura 152
se observa la síntesis del circuito de acople a la entrada desde
la impedancia del puerto de entrada con impedancia
característica normalizada 𝑍𝑍𝑜𝑜− = 1Ω hasta la impedancia
óptima normalizada en el puerto de entrada 𝑍𝑍𝑆𝑆_ 𝑂𝑂𝑂𝑂𝑂𝑂 = 0.38 −
0.26𝑗𝑗 , realizando el acople a la entrada del amplificador, para
un ambiente controlado RF de 𝑍𝑍 = 50Ω.
En la Figura 153 se observa el subcircuito de acople a la
entrada en la interfaz de ANSYS EDT. El circuito está
compuesto por stub en circuito abierto con parámetros de línea
impedancia característica 𝑍𝑍 = 50 Ω y distancia eléctrica
𝛽𝛽 = 47.7° seguido de una línea de transmisión en serie con
impedancia característica 𝑍𝑍 = 50 Ω y distancia eléctrica
𝛽𝛽 = 14.1°.
72
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
Figura 152: Implementación de síntesis de acoples.
Síntesis de acople a la entrada en parámetros distribuidos.
Acople a la entrada stub en circuito abierto con parámetros de
línea 𝑍𝑍𝑜𝑜 = 50Ω, 𝛽𝛽 = 47.7°, línea de transmisión en serie de
𝑍𝑍𝑜𝑜 = 50Ω, 𝛽𝛽 = 14.1°
Figura 153: Implementación de síntesis de acoples.
Síntesis de acople a la entrada en parámetros distribuidos.
Acople a la entrada stub en circuito abierto con parámetros de
línea 𝑍𝑍𝑜𝑜 = 50Ω, 𝛽𝛽 = 47.7°, línea de transmisión en serie de
𝑍𝑍𝑜𝑜 = 50Ω, 𝛽𝛽 = 14.1°.
Herramienta síntesis de acoples Smith Tool
Régimen de mediciones 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐶𝐶 = 58.3𝑚𝑚𝑚𝑚, 𝐹𝐹(𝑓𝑓)
Implementación en ANSYS EDT
En la Figura 154 se observan los resultados de la
transformación de las líneas de transmisión a sus elementos en
la capa física, en función de las dimensiones 𝑊𝑊, 𝑃𝑃 que son los
parámetros físicos de implementación. En la Figura 154 se
observa que para el stub en circuito abierto del acople de
entrada con Zo = 50Ω, 𝛽𝛽 = 47.7° sus parámetros físicos son
𝑊𝑊 = 120.125𝑚𝑚𝑚𝑚𝑚𝑚, 𝑃𝑃 = 633.704𝑚𝑚𝑚𝑚𝑚𝑚. El procedimiento se
replica para los demás componentes de circuitos de acoples.
A continuación de describen los parámetros de la capa física
obtenidos para cada componente.
Para la línea de transmisión en serie en el acople de entrada
con Zo = 50Ω, 𝛽𝛽 = 14.1° sus parámetros físicos son
𝑊𝑊 = 120.125𝑚𝑚𝑚𝑚𝑚𝑚, 𝑃𝑃 = 187.321𝑚𝑚𝑚𝑚𝑚𝑚.
Figura 154: Implementación de síntesis de acoples.
Síntesis de acople a la entrada en parámetros distribuidos.
Acople a la entrada stub en circuito abierto con parámetros de
línea 𝑍𝑍𝑜𝑜 = 50Ω, 𝛽𝛽 = 47.7
Herramienta de transformador de impedancias TRL
Implementación en ANSYS EDT
En la Figura 155 se observa la síntesis del circuito de acople
a la salida desde la impedancia óptima sintonizada a la salida
en condición de acople conjugado, reflejada en el plano interno
de salida (drain). Se realiza el acople desde el punto de
impedancia óptima normalizada de
𝑍𝑍𝑁𝑁𝑁𝑁𝑁𝑁𝑁𝑁,𝐿𝐿 = 1.1287 + 0.000𝑗𝑗 hasta la impedancia
característica normalizada en el puerto de salida 𝑒𝑒𝑒𝑒 la
impedancia noramlizada 𝑍𝑍𝑜𝑜− = 1 en la carga de Smith
realizando el acople a la salida del amplificador, para un
ambiente controlado RF de 𝑍𝑍 = 50Ω.
En la Figura 156se observa el subcircuito de acople a la salida
en la interfaz de ANSYS EDT. El circuito en parámetros
distribuidos está compuesto por un stub en corto Zo =
50Ω, 𝛽𝛽 = 78°, cuyos parámetros en la capa física son 𝑊𝑊 =
120.125𝑚𝑚𝑚𝑚𝑚𝑚, 𝑃𝑃 = 1036.25𝑚𝑚𝑚𝑚𝑚𝑚. Le sigue una línea de
transmisión en serie Zo = 50Ω, 𝛽𝛽 = 49.1° con parámetros
físicos 𝑊𝑊 = 120.125𝑚𝑚𝑚𝑚𝑚𝑚, 𝑃𝑃 = 652.303𝑚𝑚𝑚𝑚𝑚𝑚.
Figura 155: Implementación de síntesis de acoples.
Síntesis de acople a la salida en parámetros distribuidos.
Acople a la salida stub en corto 𝑍𝑍 = 50Ω , 𝛽𝛽 = 78°, línea de
transmisión con parámetros 𝑍𝑍 = 50Ω , 𝛽𝛽 = 49.1°
Régimen de mediciones 𝑉𝑉𝐶𝐶𝐶𝐶 = 3𝑉𝑉, 𝐼𝐼𝐶𝐶 = 58.3𝑚𝑚𝑚𝑚, 𝐹𝐹(𝑓𝑓)
Implementación en ANSYS EDT
 73
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
principales variables de desempeño, como se muestra a
continuación.

Su implementación en el simulador se realiza aplicando la

serie de secuencias y herramientas de simulación expuestas en
detalle en la sección anterior para implementación de
simulaciones de barridos en potencia en balance armónico
Harmonic Balance(1-Tone) en simulación powersweep.

Para realizar esta implementación se definieron la variable

de potencia de entrada (conducción) 𝑃𝑃𝑃𝑃𝑃𝑃

• 0𝑑𝑑𝑑𝑑𝑑𝑑 < 𝑃𝑃𝑃𝑃𝑃𝑃 < 40𝑑𝑑𝑑𝑑𝑑𝑑; 𝑆𝑆𝑆𝑆𝑆𝑆𝑆𝑆: 5𝑑𝑑𝑑𝑑𝑑𝑑

Figura 156: Implementación de síntesis de acoples.
Síntesis de acople a la salida en parámetros distribuidos.
Acople a la salida stub en corto 𝑍𝑍 = 50Ω , 𝛽𝛽 = 78°, línea de
transmisión con parámetros 𝑍𝑍 = 50Ω , 𝛽𝛽 = 49.1°
Implementación en ANSYS EDT
En la Figura 157 se muestra el amplificador acoplado para
máxima potencia, con las redes de acople a la entrada y salida
del amplificador implementadas en la capa física mediante
líneas de transmisión de longitud física en ANSYS EDT.
Las variables de salida Output Quantities definidas en el
análisis en balance armónico para sintonizar la impedancia
óptima, son todos los componentes que componente el
diagrama circuital del circuito a sintonizar. Del mismo modo se
seleccionan todos los armónicos 𝐷𝐷𝐷𝐷, 𝐹𝐹𝑖𝑖𝑖𝑖 para el número de
armónicos máximos. De este modo se puede determinar desde
la gráfica Smith Contour Plot las contribuciones de cada
frecuencia armónica a la potencia de salida. Dentro de las
simulaciones de balance armónico, se escogen también los
componentes de los acoples en la capa física.
Inicialmente se realizan las mediciones de las componentes DC,
y armónicas principales de la potencia a la salida para
determinar contribución de cada componente armónica.

En la Figura 158 se observa la magnitud de la potencia de salida

medida en 𝑚𝑚𝑚𝑚 para cada componente.
Los puntos de conducción de la potencia de entrada 𝑃𝑃𝑖𝑖𝑖𝑖 de
interés son para las potencias 𝑃𝑃1 = 10𝑑𝑑𝑑𝑑𝑑𝑑, 𝑃𝑃2 = 20𝑑𝑑𝑑𝑑𝑑𝑑,
𝑃𝑃3 = 25𝑑𝑑𝑑𝑑𝑑𝑑, 𝑃𝑃4 = 30𝑑𝑑𝑑𝑑𝑑𝑑.
En adelantes las principales componentes armónicas se
describirán por su número de orden. La componente
fundamental 𝐹𝐹1, componente de segundo orden F2 y así
sucesivamente.
Las mediciones obtenidas para la potencia de conducción
Pin = 10dBm se observa que la contribución de la componente
fundamental 𝐹𝐹1 es 𝑃𝑃𝐹𝐹1 = 138.19𝑚𝑚𝑚𝑚 = 21.40𝑑𝑑𝑑𝑑𝑑𝑑,
la componente F2 = 8.3401mW = 9.21dBm , mientras que
las demás componentes de orden superior son despreciable.
Figura 157: Implementación de amplificador acoplado en
máxima potencia mediante técnicas de source pull y Las mediciones obtenidas para la potencia de conducción
HBLoadPull Tunning. Pin = 20dBm se observa que la contribución de la componente
Acoples optimizados en la capa física. fundamental 𝐹𝐹1 es 𝑃𝑃𝐹𝐹1 = 211.98𝑚𝑚𝑚𝑚 = 23.26𝑑𝑑𝑑𝑑𝑑𝑑,
Herramienta de transformador de impedancias TRL la componente F2 = 72.72mW = 18.61dBm , la componente
Implementación en ANSYS EDT. 𝐹𝐹3 = 7.801𝑚𝑚𝑚𝑚 = 8.921𝑑𝑑𝑑𝑑𝑚𝑚, la componente 𝐹𝐹4 =
−3.54𝑑𝑑𝑑𝑑𝑑𝑑, y la componente 𝐹𝐹5 = 2.56𝑑𝑑𝑑𝑑𝑑𝑑.

Las mediciones obtenidas para la potencia de conducción

8. Desempeño del amplificador diseñado: Validación
de diseño
Finalmente se realizan las mediciones del desempeño del
amplificador diseñado, a partir de las simulaciones de sus
Pin = 25dBm se observa que la contribución de la componente
fundamental 𝐹𝐹1 es 𝑃𝑃𝐹𝐹1 = 237.28𝑚𝑚𝑚𝑚 = 23.752𝑑𝑑𝑑𝑑𝑑𝑑, la
componente F2 = 115.406mW = 20.622dBm, la
componente 𝐹𝐹3 = 33.49𝑚𝑚𝑚𝑚 = 15.24𝑑𝑑𝑑𝑑𝑑𝑑, la componente
74
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
𝐹𝐹4 = 1.83𝑚𝑚𝑚𝑚 = 3.64𝑑𝑑𝑑𝑑𝑑𝑑 y la componente F5 = 2.62dBm.
Las mediciones obtenidas para la potencia de conducción
Pin = 30dBm se observa que la contribución de la componente
fundamental 𝐹𝐹1 es 𝑃𝑃𝐹𝐹1 = 257.25𝑚𝑚𝑚𝑚, la componente
F2 = 138.97mW, la componente 𝐹𝐹3 = 59.24𝑚𝑚𝑚𝑚,
la componente 𝐹𝐹4 = 14.19𝑚𝑚𝑚𝑚.
Con base en los resultados obtenidos, se concluye que el
dispositivo caracterizado en simulación presenta un
componente no lineal importante, porque incluso a niveles de
conducción moderados de 𝑃𝑃𝑃𝑃𝑃𝑃 = 20𝑑𝑑𝑑𝑑𝑑𝑑 la contribuación de
la componente armónica 𝐹𝐹2 = 72.72𝑚𝑚𝑚𝑚, 18.61dBm es
relevante. Del mismo modo a medida que aumenta la
conducción a la entrada, la magnitud de las componentes
armónicas de orden superior aumenta considerablemente. La
potencia máxima de salida 𝑃𝑃𝑜𝑜𝐹𝐹1 = 321.35𝑚𝑚𝑚𝑚 se presenta en
la componente fundamental para una conducción de 𝑃𝑃𝑃𝑃𝑃𝑃 =
40𝑑𝑑𝑑𝑑𝑑𝑑, sin embargo la contribución de las componentes
armónicas principales es alta, y el dispositivo presenta
distorsión de fase y desmejoramiento de la linealidad.
Figura 158 : Resultados de simulación potencias de salida
(drain).
Barrido de potencias en componentes armónicas.
Medición de desempeño del amplificador diseñado,
potencias medidas en mW.
Potencia DC (verde oscuro), potencia fundamental de interés
(violeta), potencia segundo armónico(rojo), potencia tercer
armónico (azul oscuro), potencia cuarto armónico (naranja),
potencia quinto armónico(azul claro).
Implementación en ANSYS EDT
En seguida se realizan las mediciones de la ganancia y la
potencia disipada por el amplificador diseñado. En la Figura
159 se presentan las mediciones de estas variables de
desempeño en función de la conducción de entrada.
Para el punto de conducción de Pin = 10dB𝑚𝑚, se obtiene
una ganancia 11.40𝑑𝑑𝑑𝑑 y potencia disipada 𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃 = 0.136𝑊𝑊,
siendo la menor potencia disipada para la conducción de
entrada. El punto de intersección se obtiene a una conducción
𝑃𝑃𝑃𝑃𝑃𝑃 = 21.13𝑑𝑑𝑑𝑑𝑑𝑑, donde 𝐺𝐺 = 2.6𝑑𝑑𝑑𝑑 y la potencia disipada es
𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃 = 0.249𝑊𝑊. El mismo fenómeno de intersección se
presenta en una conducción 𝑃𝑃𝑃𝑃𝑃𝑃 = 28.341𝑑𝑑𝑑𝑑𝑑𝑑, donde
𝐺𝐺 = 4.8𝑑𝑑𝑑𝑑 y la potencia disipada es 𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃𝑃 = 0.393𝑊𝑊.
La menor ganancia obtenida en simulación se encuentra en
𝑃𝑃𝑃𝑃𝑃𝑃 = 25𝑑𝑑𝑑𝑑𝑑𝑑, 𝐺𝐺 = 1.247𝑑𝑑𝑑𝑑.
Se concluye con base en este resultado que en términos de
rendimiento y menor disipación de potencia en el dispositivo,
el punto de conducción de 𝑃𝑃𝑖𝑖𝑖𝑖 = 10𝑑𝑑𝑑𝑑𝑑𝑑 obtiene una ganancia
moderada con solo 136𝑚𝑚𝑚𝑚 de potencia DC disipada en el
transistor. Para un punto de mayor conducción 𝑃𝑃𝑃𝑃𝑃𝑃 = 35𝑑𝑑𝑑𝑑𝑑𝑑
la ganancia entregada por el amplificador obtiene un valor
similar, pero las pérdidas por disipación de la potencia de DC
obtenidas son más del doble, además que sobrepasan los valores
absolutos de disipación de potencia admisible reportada por el
fabricante.
Además implementar la conducción 𝑃𝑃𝑃𝑃𝑃𝑃 = 10𝑑𝑑𝑑𝑑𝑑𝑑 en el
amplificador, genera un comportamiento altamente lineal ya
que con base en los resultados de potencia simulada, se observa
que la contribución de los armónicos de orden superior es casi
nula después del tercer orden, mientras que la contribución de
𝐹𝐹2 = 9.211𝑑𝑑𝑑𝑑𝑑𝑑 es muy baja.
Figura 159 : Resultados de simulación de ganancia y potencia
disipada del amplificador diseñado .
Medición de desempeño del amplificador diseñado
Ganancia 𝐺𝐺 en dB (rojo)
Potencia disipada en W (verde)
Implementación en ANSYS EDT
Para este ejemplo de diseño se propone medir el
comportamiento de las potencias a la salida, en la componente
fundamental F1 y la componente 𝐷𝐷𝐷𝐷, para analizar en detalle el
comportamiento y variación de las funciones resultantes en
simulación. A partir de estas mediciones se calcula el
desempeño de los requisitos de diseño obtenidos, a partir de las
ecuaciones de las variables de desempeño. Los resultados se
presentan en la Figura 160.
En el punto de conducción 𝑃𝑃𝑃𝑃𝑃𝑃 = 10𝑑𝑑𝑑𝑑𝑑𝑑, se tiene 𝑃𝑃𝑂𝑂𝐹𝐹1 =

METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
0.138𝑊𝑊, 𝑃𝑃𝑂𝑂𝐷𝐷𝐷𝐷 = 0.2749𝑊𝑊, 𝑛𝑛𝑜𝑜 = 50.20%, 𝑃𝑃𝑃𝑃𝑃𝑃 = 45.79%,
asimismo en el punto de conducción 𝑃𝑃𝑃𝑃𝑃𝑃 = 15𝑑𝑑𝑑𝑑𝑑𝑑, se tiene
𝑃𝑃𝑂𝑂𝐹𝐹1 = 0.180𝑊𝑊, 𝑃𝑃𝑂𝑂𝐷𝐷𝐷𝐷 = 0.3476𝑊𝑊, 𝑛𝑛𝑜𝑜 = 51.78%,
𝑃𝑃𝑃𝑃𝑃𝑃 = 44.947%. De este modo, en el punto de 𝑃𝑃𝑃𝑃𝑃𝑃 = 10𝑑𝑑𝑑𝑑𝑑𝑑
se presenta la mayor eficiencia de salida entregada por el
amplificador diseñado, mientras las pérdidas son bajas y
comportamiento es altamente lineal.
75
Conducción de entrada 𝑃𝑃𝑖𝑖𝑖𝑖 = 30𝑑𝑑𝑑𝑑𝑑𝑑.
Implementación en ANSYS EDT
Finalmente se corrobora el desempeño del amplificador
diseñado a partir del grado de cumplimiento de los requisitos de
diseño. En términos de rendimiento y alto desempeño la
potencia de salida obtenida es 𝑃𝑃𝑜𝑜,𝑅𝑅𝑅𝑅 = 21.40𝑑𝑑𝑑𝑑𝑑𝑑, la ganancia
𝐺𝐺 = 11.40𝑑𝑑𝑑𝑑 con una disipación de potencia mínima de
136𝑚𝑚𝑚𝑚, lo cual satisface los requisitos de diseño impuestos al
principio del diseño. En términos de la capacidad de entregar
potencia en la señal RF de salida, de manera eficiente el
amplificador obtuvo una eficiencia experimental 𝑛𝑛𝑜𝑜 = 50.20%
lo cual es moderado, pero esperado para diseños de
amplificadores de alto desempeño y alta linealidad, en el diseño
de aplicación específico donde la eficiencia máxima de un
amplificador clase A es 50% teóricamente.

Finalmente las formas de onda y las relaciones 𝐼𝐼 − 𝑉𝑉

obtenidas, corroboran un diseño altamente lineal donde la
distorsión en las señales de salida es mínima, las formas de onda
son continuas y uniformes para los ciclos de operación debido
a que la componente dominante es la frecuencia fundamental
para una conducción de la señal RF a la entrada de
𝑃𝑃𝑃𝑃𝑃𝑃 = 10𝑑𝑑𝑑𝑑𝑑𝑑.
Figura 160: Resultados de simulación de potencias de salida.
Medición de desempeño del amplificador diseñado
Potencia de salida componente fundamental 𝐹𝐹1 en mW (rojo).
Potencia de salida componente DC en W (verde). Variable de desempeño Requisito de Resultado de
Implementación en ANSYS EDT desempeño desempeño

Se realizan simulaciones de las relaciones 𝐼𝐼 − 𝑉𝑉 para medir 𝑃𝑃𝑜𝑜,𝑅𝑅𝑅𝑅 20dBm 21.40dBm

las formas de onda a la salida y corroborar la conducción 𝐺𝐺 10dB 11.40dB
inducida en el circuito, a partir de la red de polarización. En la 𝑛𝑛𝑜𝑜 >50% 50.2%
Figura 161 se observa que las formas de onda de corriente y
𝑃𝑃𝑖𝑖𝑖𝑖 <15dBm 10dBm
voltaje corresponden a un amplificador clase A, donde las
formas de onda obtenidas son continuas y suaves en todo el 𝑃𝑃𝑃𝑃𝑃𝑃 40-50% 45.796%
ciclo de conducción completo Alta linealidad
Tabla 3: Mediciones de desempeño de amplificador clase A.

Figura 161 : Resultados de simulación características 𝐼𝐼 − 𝑉𝑉

del amplificador diseñado .
Medición de desempeño del amplificador diseñado
Voltaje de salida (colector) en V.
Corriente de salida (colector) en mA.
 76
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT
VI.CONCLUSIONES

V.DISCUSIÓN Y ANÁLISIS DE RESULTADOS Se propone una metodología de diseño de amplificadores de

alta potencia novedosa, se presentan diferentes herramientas en
Se lograron diseñar 3 amplificadores de alta potencia diferentes simulación mediante el uso de ANSYS EDT para caracterizar
mediante la metodología de diseño propuesta en ANSYS EDT. transistores en el dominio del tiempo y la frecuencia.
Se proponen metodologías solidas de validación de la
En términos de alta potencia y alto desempeño el amplificador caracterización del transistor y desempeño del amplificador
clase AB entregó el mayor desempeño con Po.RF = 23.8𝑑𝑑𝑑𝑑𝑑𝑑 , medido. Se utilizan herramientas de balance armónico y
alta ganancia de 𝐺𝐺 = 20.7951dB siendo el mejor diseño en barridos en potencia para analizar las principales variables de
términos de rendimiento. Se corrobora desde las mediciones de desempeño del circuito.
desempeño, que generar la conducción en clase AB aumenta el
rendimiento de alta demanda del amplificador. Finalmente se lograr reproducir la metodología de diseño en
el simulador para diferentes modelos, transistores y requisitos
En términos de eficiencia y menos perdidas el amplificador de diseño impuestos al circuito. Sobre los diseños obtenidos se
clase B supuso una mejora del rendimiento, con una disipación observa que los amplificadores conducidos como el
mínima de 142𝑚𝑚𝑚𝑚 y en general un desempeño óptimo en amplificador AB mejoran el rendimiento de los diseños en
disipación de pérdida. El amplificador con mayor eficiencia de comparación con el amplificador clase A con Po.RF = 23.8𝑑𝑑𝑑𝑑𝑑𝑑
salida medida en la frecuencia fundamental es el amplificador , 𝑃𝑃𝑜𝑜,𝑅𝑅𝑅𝑅 = 21.40𝑑𝑑𝑑𝑑𝑑𝑑 respectivamente. Del mismo modo se
clase AB 𝑛𝑛𝑜𝑜 = 54.821%. corrobora en simulación que la conducción de un amplificador
se determina a partir de las relaciones 𝐼𝐼 − 𝑉𝑉 a la salida, en
En términos de linealidad, a partir del análisis de la línea de balance armónico.
carga a la salida del amplificador, se observa que el
amplificador con mejor desempeño lineal en simulación es el
amplificador clase A, con sus formas de onda, funciones de las
señales RF de las relaciones 𝐼𝐼 − 𝑉𝑉 suaves y continuas en todoVII.REFERENCIAS
el ciclo de operación. El amplificador con el peor
comportamiento de linealidad es el clase AB, a partir de sus
formas de onda distorsionadas y componentes armónicas de [1]A. Raghavan, N. Srirattana and J. Laskar, Modeling and
orden superior en las relaciones 𝐼𝐼 − 𝑉𝑉 y en la potencia de salida. Design Techniques for Radio-Frequency Power
Además, la eficiencia de salida del amplificador clase A de Amplifiers. Hoboken: John Wiley & Sons, 2008.W.-K.
50.20% se aproximó al valor máximo teórico de 50% para Chen, Linear Networks and Systems (Book style).
amplificadores altamente lineales, de alto rendimiento. Belmont, CA: Wadsworth, 1993, pp. 123–135.
[2]M. Rudolph, Nonlinear transistor model parameter
En la Tabla 4 se comprar y contrastan las mediciones de las extraction techniques. Cambridge: Cambridge University
principales variables de desempeño de los amplificadores de Press, 2012.
alta potencia diseñados mediante la metodología de diseño [3]J. Pedro, D. Root, J. Xu and L. Cótimos Nunes, Nonlinear
propuesta en el presente documento. circuit simulation and modeling.
[4]G. Gonzalez, Microwave transistor amplifiers. Taipei:
Pearson Education, 2008.
[5]R. Gilmore and L. Besser, Practical RF circuit design for
modern wireless systems. Boston, MA: Artech House,
Variable de Clase B Clase AB Clase A
2003.
desempeño [6]P. Reynaert and M. Steyaert, RF power amplifiers for mobile
𝑃𝑃𝑜𝑜,𝑅𝑅𝑅𝑅 21.779dBm 23.8dBm 21.40dBm communications. Dordrecht: Springer Netherlands, 2006.
[7]S. Cripps, RF power amplifiers for wireless
𝐺𝐺 11.779dB 20.795dB 11.40dB communications. Boston, Mass.: Artech House, 2006.
[8]S. Maas and S. Maas, Nonlinear microwave and RF circuits.
𝑛𝑛𝑜𝑜 51.72% 54.821% 50.2% Milton Keynes UK.: Lightning Source UK. Ltd., 2011.
[9]S. Anirban, Design of a Class-B Power Amplifier at 2.4 GHz
𝑃𝑃𝑖𝑖𝑖𝑖 10dBm 30dBm 10dBm with Improved Harmonic Suppression.
[10]I. Bahl, Fundamentals of RF and microwave transistor
𝑃𝑃𝑃𝑃𝑃𝑃 47.32% 52.184% 45.796% amplifiers. Hoboken, N.J.: Wiley, 2009.
Aplicación Alto Alta Alta [11]Infineon Technologies, BFP650 datasheet.
[12]Infineon Technologies, BFP450 datasheet.
rendimiento potencia linealidad

Tabla 4: Mediciones de desempeño de amplificadores de alta

potencia diseñados en ANSYS EDT.
METODOLOGÍA DE DISEÑO DE AMPLIFICADORES DE ALTA POTENCIA EN ANSYS EDT

9/02/2021