1

informe práctica 04: Comportamiento dinámico y

estático de circuitos CMOS.

Resumen—El siguiente informe muestra los resultados obteni-
dos al trabajar con configuraciones para encontrar el compor-
tamiento de compuertas NAND y NOR a partir del integrado
4007.
Index Terms—Nmos,cmos , oscilador vco,oscilador ,Negador.
referencia. [1] En la figura se observa las diferentes confi-
guraciones de las OR y AND de los dos tipos de dispositivo.
[1]

O BJETIVO .
Comprobar el funcionamientos de compuertas lógicas a
partir de implementación discreta a partir del circuito integrado
4007 en configuraciones and, or , nand y nor.

I. I NTRODUCCI ÓN
Dentro de las tecnologı́as de compuertas lógicas se en-
cuentran configuraciones que trabajan dependiendo de los
valores lógicos que se requieran dentro de parámetros de
entrada y las condiciones de salida. En este caso se analiza el
comportamiento de las compuertas NAND y NOR sobre las
impedancias de entrada y la señal de salida de cada integrado.
Figura 1. NOR y NAND [1]
II. M ARCO T E ÓRICO .
En la siguiente se mencionara el comportamiento de la
compuertas NAND y NOR, partiendo del dibujo y disposicion
de los transistores, y el concepto general de inversor, es II-A. Compuerta de Transmisión
escencial para el diseño digital, de estas compuertas. [1]
Se utiliza dos configuraciones junto con PMOS y NMOS,
Cuadro I la unica diferencia se presenta su conexion en serie o paralelo.
VALORES L ÓGICOS DE LA COMPUERTA NAND [1]
[1]
NAND A B
1 0 0
1 0 1
1 1 0
0 1 1

Cuadro II
VALORES L ÓGICOS DE LA COMPUERTA NOR [1]

NOR A B
1 0 0
0 0 1
0 1 0
0 1 1

Por el laboratorio anterior, tenemos en cuenta el compor-

tamiento de los transistores PMOS Y NMOS, donde a una
estimulacion positiva en la compuerta los transistores tipo N
funcionan como interruptor cerrado con tierra, y para el tipo
P seria un interruptor abierto. [1]
Para el diseño de las compuertas, tomamos configuraciones
OR y AND, tanto para el PMOS (Mejores para drenar la
corriente de la fuente de alimentacion) y NMOS, para la
Figura 2. Compuerta de transmisión [1]
La configuración en paralelo es la mas usada, en la cual
consiste colocar un transistor P y N conectados a la mismas
entrada y la misma salida, teniendo una ventaja, es eliminar
los voltajes de umbral sobre la señal de salida. [1]
 2

III. R ESULTADOS , PROCEDIMIENTO ,C ÁLCULOS Y

S IMULACIONES .

III-A. Compuerta NAND de 2 entradas.

Para la realización del montaje con la compuerta NAND,

se implemento el circuito que se muestra en la figura 5(a). El
proceso de obtención de resultados se dividió en dos partes. La
primera corresponde a la medición de caracterı́sticas estáticas
o potencia en DC, y la segunda corresponde a caracterı́sticas
dinámicas de la compuerta, o potencia en AC. Para la primera
parte se conectaron fuentes DC en las entradas para establecer
los niveles lógicos en cada una de ellas y se evidenciaban los
resultados a la salida. Con esto se obtuvo la siguiente tabla
(a) Ciruito utilizado para la simulación de la compuerta NAND.

En esta gráfica se observa el cambio de estado alto a bajo

dentro de los valores de estado bajo de la entrada uno, para lo
que entonces se muestra en otra gráfica en que momento entra
en estado alto según las variaciones de la entrada dos a una
frecuencia de 5kHz se observa como cuando las variaciones
de la segunda entrada son positivas, se hace negativa la
salida, confirmando que solo cuando ambas entradas de la
configuración NAND son positivas con una salida en estado
bajo, ası́ afirmando que esta en correcto funcionamiento.

Figura 3. Tabla de variación de tensión y potencia para compuerta NAND

III-B. Compuerta NOR de 2 entradas.
En la figura 5(b) se puede ver el circuito utilizado para
la compuerta NOR esta se implemento con 4 transistores
Luego para determinar la potencia dinámica se conectó un mosfet. Para realizar la simulación se utiliza las siguiente
condensador a la salida de la compuerta y se coloco en la combinaciones 0,1 1,0 1,1 en las entradas A y B .
entrada una forma de onda cuadrada de la misma amplitud con
la que se encendı́a el dispositivo. El condensador empleado
era de 100nF. Para la prueba de las entradas de la compuerta
NAND con el fin de observar la salida, se aplica una entrada
a un valor de 500Hz y la segunda entrada a un valor de 5kHz
para observar el correcto funcionamiento de la compuerta
implementada. Aplicando la relación para la potencia dinámica
obteniendo la siguiente señal.

(b) Ciruito utilizado para la simulación de la com-

puerta NOR.

Para el estado estático, se aplica sobre una resistencia de

Figura 4. Señal de salida para configuración NAND
10k la salida de la compuerta NOR, con una alimentación
fija en la entrada para poder observar los valores de potencia
consumida; a continuación se presenta la tabla con los valores
de voltaje de nivel alto tomados y las potencias de consumo
calculadas:

Figura 5. Tabla de variación ESTATICA de tensión y potencia para compuerta
NOR
Con los datos medidos, podemos afirmar sobre las varia-
ciones de los tiempos de respuesta que tienden a aumentar
a medida que aumenta la tensión de alimentación. Con res-
pecto a la potencia dinámica se tiene que calcular usando la
frecuencia aplicada, junto con la capacitancia y la fuente de
alimentación, se obtuvo como resultado:
Figura 6. Señal de salida para configuración NOR
Figura 7. Tabla de variación DINÁMICA de tensión y potencia para
compuerta NOR
Con los datos medidos,podemos afirmar sobre las variacio-
nes de los tiempos de respuesta que tienden a aumentar a me-
dida que aumenta la tensión de alimentación. Con respecto a
la potencia dinámica se tiene que calcular usando la frecuencia
aplicada, junto con la capacitancia y la fuente de alimentación,
mediante las siguientes formulas podemos dar respuesta a la
tabla de variación estática o dinámica.
Figura 8. Fomula para variación DINÁMICA de tensión y potencia para
compuerta NOR
3
Figura 9. Formula de variación ESTATICA de tensión y potencia para
compuerta NOR
III-C. Compuerta de transmisión.
Para la simulación de la compuerta de trasmisión se utilizan
dos transistores mos uno N y otro P, Al transistor tipo N se
le aplica una señal de voltaje de 5V y en el gate del tipo P
un valor negado 0V. En la entrada (In) se utiliza una señal
cuadrada con una amplitud de 5V y en la salida (Out ) se
puede ver que es la misma de la entrada.
(a) Ciruito utilizado para la simulación de la compuerta de trans-
misión
(b) Resultados obtenidos al aplicar un pulso cuadrado con un valor de
5V
Figura 10. Sumulación y resultados para la simulación de la compuerta de
transmisión.
Se construye entonces la tabla de los valores medidos de
tiempos con relación a los cambios que ocurran en la alimen-
tación de los transistores. Se encuentran con tiempos de subida
y bajada bastante variables, pero no con un patrón definible
dentro de los parámetros que se poseen. En relación con los
valores de potencia dinámica, se tiene un consumo creciente
 4

a medida que se aumenta la alimentación como en casos

anteriores y dado de que siguen dependiendo de la frecuencia,
se tiene que también aumenta la potencia de perdida de este
tipo a mayores tiempos de operación. Los valores de potencia
calculados que se tienen son de 1,25mW(5V), 1,8mW(6V),
2,45mW(7V), 3,2mW(8V), 4mW(9V) y 5mW(10V) en este
ensayo. Para el estado estático, se usó la resistencia de 10k y
se consignan los datos de la potencia que se calcula dentro de
la siguiente tabla:

Figura 11. Tabla de variación de tensión y potencia para compuerta de

transmisión

IV. CONCLUSIONES
En el laboratorio se logro evidenciar, que los tiempo de
subida y bajada se ven afectados por la disipación de
potencia generada por la cantidad de tensión sometida
a los dispositivos, ademas de generar perdidas por la
conmutación.
Los dispositivos evidencias efectos capacitivos generados
por la variación creciente de frecuencia a los que puede
verse sometido.
La compuerta de transmisión otorga mas eficiencia de
respuesta a los circuitos de conmutación, ya que se
evidencia disminución del efecto del voltaje umbral al
circular la señal digital por el transistor. disminuyendo
la atenuación de la señal.

R EFERENCIAS
[1] Adel S. Sedra, Kenneth C.Smith, Microelectronic Circuits, 5ta Edición,
Oxford University, 2004, páginas 650-658.