Comportamiento de Compuertas Logicas

Julian Cantor

Alejandro Zabala

Universidad Nacional de Colombia

Facultad de Ingeniera
Email:jrcantorl@unal.edu.co

Universidad Nacional de Colombia

Facultad de Ingeniera
Email:azabalac@unal.edu.co

ResumenSe comprobo el funcionamiento de tres compuertas

logicas OR, AND y NAND basadas en tecnologa CMOS, por
medio de leds se verifico la salida de la tabla de verdad de
cada compuerta, sus entradas se cambiaron inicialmente de
forma manual por medio de dip-switch posteriormente para la
compuerta NAND se realizo un barrido en frecuencia dejando
dos de sus entradas en 1 y la tercera entrada se alimento con
cuadrada de 5vpp y un offset de 2,5v. Se encontro que
una senal
la tabla de verdad se cumple para estas tres compuertas y que
tienen limites de respuesta no solo por la compuerta si no por
los instrumentos que se usaron en el laboratorio. Abstract

I.

IN1
0
0
1
1

Tabla I.

IN2
0
1
0
1

OUT
0
1
1
1

F UNCIONAMIENTO DE LA COMPUERTA OR

De manera analoga, se realizo el montaje de la figura 2 para

verificar el comportamiento de la compuerta AND CD4081.

I NTRODUCCI ON

El auge tecnologico de la sociedad actual tiene sus orgenes

en el avance de la electronica en el siglo pasado. Dicho avance
trajo novedades como el transistor que permitio disenos mas
compactos de dispositivos como la radio, y que tambien hizo
posible el desarrollo de operadores logicos. Gracias a esto,
es posible el tratamiento de senales discretas y de sistemas
digitales. Estos sistemas son importantes ya que presentan
una amplia ventaja en cuanto a seguridad, almacenamiento y
procesamiento de la informacion.
II.

de las entradas que tenia el circuito y del estado del LED en

la salida, estos resultados se consignaron en la tabla I.

R ESULTADOS

En la primera parte se comprobo el funcionamiento de 3

compuertas logicas en el siguiente orden: compuerta OR con
un integrado CD4071, compuerta AND CD4081 y compuerta
NAND 4023. Para verificar la logica de la compuerta OR, se
realizo el montaje de la figura 1 con ayuda de la hoja de datos
que provee el fabricante.

Figura 2. Montaje para la compuerta logica AND.

Los resultados del funcionamiento logico de este dispositivo estan registrados en la tabla II.
IN1
0
0
1
1

Tabla II.

IN2
0
1
0
1

OUT
0
0
0
1

F UNCIONAMIENTO DE LA COMPUERTA AND.

Finalmente, para concluir la primera parte se ensamblo

en la protoboard el circuito de la figura 3 . En este caso se
verifico el funcionamiento logico de una compuerta NAND
de 2 entradas , sin embargo, la referencia CD4023 es de una
compuerta de 3 entradas por lo que una de las entradas se
envio directo a 5 voltios para garantizar un uno logico con
esta conexion. Los resultados del funcionamiento logico de
este dispositivo estan registrados en la tabla III.
Figura 1. Montaje para la compuerta logica OR.

Este circuito esta compuesto por dos interruptores que

permiten realizar un uno logico (5 voltios) en las entradas (IN1
e IN2) cuando se cierra el interruptor. Las resistencias de 10K
limitan la corriente para proteger la compuerta, mientras que en
la salida hay una resistencia de 1K que limita la corriente del
LED que esta conectado en serie. Cuando el LED enciende es
por que a la salida hay un voltaje superior a los 2,3 Voltios y se
asume como un uno logico. Se tomo registro de la combinacion

IN1
0
0
1
1

Tabla III.

IN2
0
1
0
1

OUT
1
1
1
0

F UNCIONAMIENTO DE LA COMPUERTA NAND.

En la segunda parte se realizo por medio del montaje

que se muestra en la figura 4, se configuro el generador de
ondas con una senal cuadrada de 5vpp y un nivel DC de 2,5v,

Figura 3. Montaje para la compuerta logica NAND.

estos valores se mantuvieron fijos y se hizo un barrido de

frecuencia iniciando en 100hz los resultados obtenidos para
este valor inicial de frecuencia se muestran en la figura 5.
Como se puede observar la forma de onda entre la entrada y
la salida es bastante similar y cumple con la tabla de verdad
que se mostro en la primera parte, este caso corresponde a
dos entradas en 1 y la tercera variando entre 0 y 1, cuando
la entrada esta en 1 la salida es 0 y viceversa. Es importante
denotar que un cambio en la entrada se ve representado en la
salida de forma inmediata, a pesar de que sabemos que existe
un tiempo de retraso este no se hace perceptible con este rango
de tiempo en el osciloscopio.

Figura 6. Lmite de respuesta en frecuencia para compuerta NAND

aclarar que a estas frecuencias no solo falla el dispositivo

logico, si no que adicionalmente el generador de senales
tambien deforma la onda y no entrega una forma cuadrada
pues a estas frecuencias es muy difcil hacer un cambio tan
abrupto. Ademas para un analisis mas exhaustivo se debe
tener en cuenta las sondas con las que se mide y tambien
el osciloscopio, pues para estas altas frecuencias se produce
un efecto marcado de capacitancia parasita.

Figura 4. Montaje para barrido de frecuencia.

Figura 7. Respuesta ante una senal de 5Mhz para compuerta NAND

III.

C ONCLUSIONES

Para altas frecuencias es importante tener precaucion

con el analisis en tiempo es decir cuanto se demora
en surtir efecto en la salida un cambio en la entrada,
es por esto que se debe verificar la especificaciones
del fabricante antes de realizar un diseno.
Con el desarrollo de esta practica se pudo comprobar
los niveles de abstraccion u tiles para el diseno de
sistemas digitales. Aca no importo la construccion
interna de la compuertas o el comportamiento de
los portadores en el material. Se trabajo en base a
los datos que proporciona el fabricante para conectar
apropiadamente las entradas y la salida.

Figura 5. Comportamiento de compuerta AND ante una senal cuadrada de

100 Hz

Posteriormente se se vario la frecuencia de la senal de

entrada hasta encontrar un valor donde la salida se deformaba y
el retraso era evidente y perceptible, es decir se busco el valor
limite de respuesta en frecuencia para la compuerta NAND.
Este proceso permitio ver que a partir de aproximadamente
los 2,1M hz la senal de salida deforma los estados logicos y
s pierde el nivel de tension que los representa esto se puede
evidenciar en la figura 6.
Finalmente se muestra el comportamiento de la compuerta
a 5M hz es claro como los niveles logico se pierden totalmente,
es decir la respuesta de la compuerta no solo tiene un retraso
marcado si no que el nivel de tension que indica un 1 logico ya
no es de 5v si no aproximadamente de la mitad. Es importante

Los instrumentos de medida y alimentacion afectan

de una forma amplia los resultados, un claro ejemplo
es lo que sucede con la senal cuadrada la cual a altas
frecuencias es mas similar a un diente de sierra, todo
esto se debe tener en cuenta para un buen analisis de
un diseno.
R EFERENCIAS
[1]

David Money Harris, Sarah L. Harris. Digital Design and Computer

Architecture, 2013.