Latch o flip-flop asincrónico

RESET .
R Q Salida
LATCH
R-S
SET s Q Salida

,
,:

-.·•,.: .,.....,....?.
Fig. 364 1

los flip-flops propiamente dichos, los cuales son,

por definición, sincrónicos.
Se dice que el latch está en estado set cuando la
salida Q es de nivel alto (1) y en estado res �t
cuando e.s._de nivel bajo (0). El estado de l�s sali­
das Q y Q, en condiciones norm �es, es s1em�re
complementario y se progran1a combinando apropia­
damente los estados lógicos de las entradas R
(RESET) y S (SET).

Específicame�te, para almacenar un 1 lógico, de­

be aplicarse un pulso de disparo a, 1� entrada SE�.
Así mismo, para almacenar un O logico, debe apli­
carse un pulso a la entrada RESET. El pulso de �s­
paro puede s�r positivo (activo en �lt<ú o negativo
(activo en baJo ), dependiendo del diseno.
Una vez que el latch ha sido programado en es­
tado SET o RESET por el pulso de entrada, perma­
necerá en ese estado hasta que sea modificado o se
retire el sunúnistro de potencia. Los latches son
volátiles, es decir, la información almacenada en
ellos desaparece cuando se desconectan de la fuente
de alimentación.
Los íatches R-S se pueden implementar a_ �ase de
compuertas básicas AND, OR y NOT o uulizando
con1puertas NAND o NOR. Estas últin1as son las
más utilizadas. En la figura 365 se n1uestran dos
versiones de latches R-S con compuertas AND,
OR, AND y NAND. En todos los casos, el es­
tado de la salida lo describe la siguiente ecuación
lógica:
-
Q :S+ R•Q

El circuito de la figura 365-B se realiza con

con1puertas AND, OR y NOT y �l d� la figura_365-
C con con1puertas NAND. El c1rcu1to de la f1 �ura
365-D es el mismo de la figura 365-C pero red1bu­
jado para !!,Preciar la existencia de la salid,� con1ple­
n1entaria Q, la cual es sien1 p re la negación de l_a
salida principal (Q): si Q es (), entonces"""Q=l, y vi­
ceversa. (continúa en lci pcígina 229).
228
Los latclies corno eli111inadores tle rebote
El latch biestable es muy útil en una gran
variedad de aplicaciones. Sin duda, su uso más
extendido en todo tipo de aplicaciones digitales es
como elimi­nador de rebote (debouncer) de teclas,
pulsadores y otros interruptores electromecánicos
utilizados co­mo dispositivos de entrada de datos
en los sistemas digitales.
El rebote es un fenómeno consistente en la gene­
ración de pulsos de ruido por parte de un
interrup­ror cuando. sus contactos se abren o se
cierran. Es­tos pulsos (ruido lógico) causan falsos
estados lógi­cos y, por tanto, errores en la
respuesta de los cir­cuitos digitales hacia los cuales
va dirigida la infor­mación del interruptor. En la
figt1ra 372 se ilustra lo que sucede.

Rebote en un Interruptor electromecánico

+5V
"
:�
,,,
Interruptor
¡ abierto Ruido eléctrico producido por ::::; :
+ sv a vibración del contact ' ,,,

R Jl ,�
:
,,,
::
.
,
.
;;

ov t
.,.

1
!'(
Salida \ Interruptor cerrado $.
,.
� S1 --.+s-vl._��-------- X
:.�
"'•
j_ _ Salida ideal

Fig. 37

En condiciones normales, la salida del circuito es

de nivel lógico alto (+5V) cuando el interruptor es­
tá abierto y de nivel bajo (OV) cuando está cerrado.
CEKlF- Curso práctico de electrónica digital 233
Cerrojos biestables activad.os porflancos
La mayoría de las veces, es deseable que la ac­
ción d� almacenar un_ O (RESET) o un 1 (SET) en un
latch biestable se realice con el borde de subida o de
bajada de una forma de º!1da. Esta opción de. dis­
paro por flancos nos permite comandar las entradas
R y S con pulsos de cualquier longitud y minimiza
la ocurrencia de estados prohibidos.
La operación por flancos se consigue acoplando
la s�ñal de dispm:o a la_s entradas R y S del latch a
traves de una res1stenc1a y un condensador, tal co­
mo se muestra en la figura 385. Estas redes RC
cu�plen aquí la misma función diferenciadora que
realizan en los detectores de flancos estudiados en
la lección 15.
Los circuitos A y B responden a flancos de su­
b�da y los circuitos C y D a flancos de bajada. Los
circuitos B y C requieren de inversores en las en­
tra1a.s con el fin de hacer compatibles los niveles de
acuv1dad de las entradas R y S del latch con los de
las señales de disparo.
Re�uerde que. en un latch NAND, las entradas
son acuvas en baJO y en un latch NOR lo son en al­
to. S i se permite que las entradas del latch NAND
se �n bajas, s� producir� �n _estado ambiguo en las
salidas . Lo mismo ocurnra s1 se permite que las en­
tradas del latch NOR sean altas.
Típicamente, R=22 KQ y C=0.001 µF. Como
regla general, se recomienda elegir el producto RC
de mo�o que sea, ror lo menos, 10 veces mayor
que el tiempo de subida de la señal de disparo.

L�tches R-S dlsparables por flancos

A.L.atch NOR•flanoo1 de 1ubldo 8.1.etch NANO-flu,ooe do tubld•
•B
.rs

R R
+8
C.Lalc h NOR,flancot do b<IJod• O.Latch NAND•flancoa do bojado
+B
R R
1,..
s o-fi;.....--l
e

-R R
+8