GFPI-F-019-Guia de Aprendizaje Sistemas Lógicos

GESTIÓN DE FORMACIÓN PROFESIONAL INTEGRAL
PROCEDIMIENTO DESARROLLO CURRICULAR

GUÍA DE APRENDIZAJE
1. IDENTIFICACIÓN DE LA GUIA DE APRENDIZAJE
 Denominación del Programa de Formación:

TECNÓLOGO DISEÑO E INTEGRACIÓN DE AUTOMATISMOS MECATRÓNICOS
 Código del Programa de Formación: 223217

 Nombre del Proyecto
 DESARROLLO E IMPLEMENTACIÓN DE PROTOTIPOS MECATRONICOS DE APLICACION INDUSTRIAL CON
INTEGRACION DE TENCOLOGIAS EN ELECTRONICA, MECANICA, INFORMATICA Y CONTROL DE PROCESOS PARA
DAR SOLUCION A UNA SITUACIÓN.
 Fase del Proyecto DISEÑO

 Actividad de Proyecto
DISEÑAR EL COMPONENTE LOGICO Y DE PROGRAMACION DEL AUTOMATISMO
 Competencia
DEFINIR LAS ALTERNATIVAS DE SOLUCIÓN DEL AUTOMATISMO DEL SISTEMA MECATRÓNICO SEGÚN
LAS NECESIDADES DEL CLIENTE Y CONDICIONES DE LA EMPRESA.
 Resultados de Aprendizaje:
PROPONER ALTERNATIVAS APLICABLES SEGÚN ESPECIFICACIONES Y RESTRICCIONES SEGÚN
ESPECIFICACIONES Y RESTRICCIONES.
 Duración de la Guía 60 HORAS

 Horario Martes de 07:00 a 13:00
2. PRESENTACION
La presente guía busca dar a conocer al aprendiz los conceptos básicos alrededor Sistemas
Combinacionales y Secuenciales para el análisis de Sistemas Digitales, elemento importante en el
momento de hablar de la observación y uso de Automatismos mecatronico, ya que las empresas requieren
mejorar sus procesos y equipos en la productividad, optimizando el uso de recursos disponibles, diseños
óptimos con soluciones acordes a la necesidad del proceso.
A lo largo de la guía se desarrollarán temas como compuertas Lógicas, ecuaciones lógicas, tablas de
verdad, circuito lógico, circuitos Integrados para el análisis, diseño, simulación e implementación de
Sistemas Lógicos Combinacionales y Secuenciales para selección de equipos para la industria.
En consecuencia, el aprendiz deberá reconocer los diferentes conceptos asociados al comportamiento de

circuitos digitales, tendencias o tipos de Sistemas Lógicos, su funcionamiento para generar estrategias que
permitan a las empresas implementar la optimización de procesos de acuerdo a las políticas establecidas
en ella.
GFPI-F-019 V3
SERVICIO NACIONAL DE APRENDIZAJE SENA
Procedimiento de Desarrollo Curricular
3. FORMULACION DE LAS ACTIVIDADES DE APRENDIZAJE
ACTIVIDAD
Actividad 1
IDENTIFICAR, DEFINIR Y ANALIZAR LOS SISTEMA LÓGICOS COMBINACIONALES
Durante esta actividad el aprendiz se familiarizará con conceptos para análisis, simulación e
implementación de Sistemas Lógicos: Tabla de Verdad, Mapas de karnaugh, algebra de Bool, Ecuación y
Circuito Lógico, Codificador, multiplexor, comparador, entre otros. Al igual que reconocer la importancia
de usarlos en la industria.
La actividad tiene como propósito recoger las evidencias de su lectura, observación, comprensión y
apropiación del tema propuesto por el instructor; con la práctica y aprensión del taller propuesto.
AMBIENTE REQUERIDO
Ambiente de formación:
 Con equipos de computo
 Con acceso a internet
 Buena iluminación
 Tablero
 Televisor
MATERIALES
 Libros
 Revistas técnicas Fotocopias
 Materiales Audiovisuales Diapositivas
 Correo Electrónico.
 Internet
 Videos en la web
Un sistema lógico combinacional es aquel que:
 Está formado por funciones lógicas elementales ( AND, OR, NAND, NOR, etc. )
 Tiene un determinado número de entradas y salidas
 IMPORTANTE: En cada instante, el valor de la salida (o salidas) depende
únicamente de los valores de las entradas -> Por lo tanto, en ellos no es
necesario tener en cuenta el tiempo.
Figura 1. Circuito Lógico Combinacional
Elementos de un circuito Lógico Combinacional:
 Compuerta Lógica: es un dispositivo electrónico con una función booleana u otras

funciones como sumar o restar, incluyen o excluyen según sus propiedades lógicas.
 Salidas Parcial: Salida de una compuerta que forman una ecuación lógica.
 Variables de Entrada: Variable binaria presentada por un Valor lógico que acuerdo a un
estado.
 Variables de Salida: Variable binaria representada por una ecuación lógica, que genera un
estado.
Figura 2. Sistema Lógico Combinacional

 Variables de Entrada: Variable binaria presentada por un Valor lógico que acuerdo a un
estado.
 Variables de Salida: Variable binaria representada por una ecuación lógica, que genera un
estado.
 Función Lógica: Es una expresión matemática que evalúa cuando una
variable lógica toma el valor lógico Verdadero en función de los valores (Verdadero o Falso)
de otras variables lógicas operados mediante las operaciones AND, OR y NOT.
Los sistemas o circuitos combinacionales pueden ser representados mediante una tabla de
verdad o mediante las expresiones lógicas. Toda función lógica puede implementarse en un
circuito o sistema combinacional.
Los aspectos a tratar de los sistemas combinacionales:
 Análisis del circuito: dado el esquema circuital -> obtener sus ecuaciones para
simplificarlas y obtener la especificación literal de su funcionamiento.
Debe conducir a una solución única.
 Síntesis o diseño del circuito: Dada una especificación literal, obtener un circuito que la
satisfaga (generalmente bajo unos criterios de optimización).
Varios circuitos pueden satisfacer la misma tabla de verdad -> SOLUCION no
UNICA.
En los casos anteriores aplicaremos las técnicas de obtención de funciones booleanas y su

simplificación, que ya hemos estudiado.
También explicaremos nuevas normas concretas dependiendo de los tipos de sistemas

para simplificar los problemas de análisis y síntesis.
ANALISIS DE CIRCUITOS COMBINACIONALES:
Dado el esquema circuital del sistema (nivel de puertas lógicas), el análisis del sistema
consiste en:
 Obtener sus ecuaciones
 Proceder a su simplificación
 Transcripción (si es posible) de su funcionamiento en forma literal.
Importante: El análisis debe conducir a una solución única (por ejemplo, en

una tabla de verdad).
 La estructura del circuito viene dada por su diagrama lógico formado por puertas lógicas
cuyo comportamiento lo determina el símbolo que lo representa.
 Un circuito combinacional se analiza determinando la salida de los elementos lógicos que

lo constituyen (normalmente puertas lógicas), partiendo de las variables de entrada y
avanzando en el sentido de la señal hacia la salida.
Figura 3. Ejemplo Circuito Lógico Combinacional

Ejemplo #1
Circuito o sistema está construido con puertas AND, OR y NOT, su salida o
salidas (la expresión de la función que realiza) puede obtenerse de una forma
sencilla:
1) Obtener la ecuación Lógica
- Partiendo de las puertas de entrada y progresando hacia las salidas a través de los
diferentes "niveles" del circuito lógico.
- Un nivel representa cada paso por una puerta y la de salida es el primer nivel.
- Las puertas cuya salida alimentan al primer nivel, constituyen el segundo nivel, y así
sucesivamente.
o Un sencillo ejemplo Nº 1 se da en la Figura 4.
Figura 4. Ejemplo Circuito Lógico Combinacional
o Una vez realizado este primer paso, la función puede aparecer como suma de productos
o como producto de sumas, pero ninguna de las dos formas tiene porqué ser canónica.
o En general, la función puede aparecer de otra forma, dependiendo del número de niveles,
pero todas deben de conducirnos a la misma tabla de la verdad.
Resultado de la ecuación final es S(Salida)=(y+t) (x’y + x’z + zt’) + yz’

2) Simplificando la función lógica usando algebra de Boole tenemos.
 Aplicando la propiedad distributiva en x’y + x’z = x’(y+z)
Tenemos S = (y+t) ( x’(y+z) +zt’) + yz’
 Aplicando la propiedad distributiva en (y+t) ( x’(y+z) + zt’)= (y+t)x’(y+z) + (y+t)zt’
 Aplicando la propiedad distributiva en (y+t)x’(y+z) = (y+t)x’y + (y+t)x’z
 Realizamos algebra Boole sobre la expresión (y+t)x’y
 Aplicando la propiedad distributiva en (y+t)x’y= x’yy + x’yt
 Aplicando la propiedad de igualdad x’yy = x’
 Entonces x’yy + x’yt = x’ + x’yt
 Aplicando la propiedad distributiva en x’ + x’yt=x’(1+yt)
 Aplicando la propiedad de identidad x’(1+yt) = x’ (1) = x’
 Entonces (y+t)x’y=x’
 Realizamos algebra Boole sobre la expresión (y+t)x’z no se logra simplificar
 Entonces (y+t)x’(y+z)=x’ + (y+t)x’z
 Realizamos algebra Boole sobre la expresión x’ + (y+t)x’z
o Aplicando la propiedad distributiva en x’ + (y+t)x’z = x’ (1 + (y+t)z)
o Aplicando la propiedad de identidad x’ (1 + (y+t)z)= x’ (1) = x’
o Entonces x’ + (y+t)x’z =x’
 (y+t)x’(y+z) = x’
 Aplicando la propiedad distributiva en (y+t)zt’= zt’y + zt’t
 Realizamos algebra Boole sobre la expresión zt’t
 Aplicando la propiedad inversa en zt’t = z (0)
 Aplicando la propiedad de identidad z (0) = 0
 Entonces zt’t = 0
 Entonces en (y+t)zt’= zt’y
 Entonces (y+t) ( x’(y+z) +zt’) = x’ + zt’y
Tenemos S= x’ + zt’y + yz’
3) Construir tabla de la verdad
Debemos tener en cuenta:
 Cantidad de Variables (Entrada) => Son 4 x, y , z y t
 Cantidad de Ecuaciones (Salida) => Son 1 la llámanos S
 La cantidad de Columnas están determinadas por las entradas y salidas, para nuestro
ejercicio son:
ENTRADAS SALIDAS
x y z t S
 La cantidad de filas está determinada por 2n donde n es la cantidad de entradas, para

nuestro ejercicio es 24 = 16, nuestra tabla tendría 16 filas con las diferentes
combinaciones binarias, realizando conteo de numero en binarios.
ENTRADAS SALIDAS
x y Z t S
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
Laboratorio #2. Análisis De Sistemas Combinacionales.
SINTESIS DE CIRCUITOS COMBINACIONALES:
La síntesis del sistema consiste en:
Dada una especificación literal, obtener un circuito que la satisfaga, generalmente bajo unos
criterios de optimización.
Importante: la síntesis de un sistema carece de solución única, al menos en lo que atañe

al problema circuital ya que varios circuitos pueden satisfacer la misma tabla de verdad.
Las especificaciones literales pueden considerarse de varios tipos, y deben considerarse
a la hora del análisis:
 Unos relacionados directamente con la función lógica a generar

 Otros relacionados con especificaciones de realización:
o El tipo de lógica o circuito a emplear
o La minimización de algún parámetro de coste (como pueden ser el número de puertas,
el número de entradas por puerta, el tiempo de demora, ...). pero pueden existir varias
soluciones de "compromiso", al no existir técnicas o reglas precisas de optimización ni
factores "absolutos" de coste.
Fases del proceso de síntesis (diseño) de circuitos combinacionales:
 Definición de las características del planteamiento problema y especificación de las

entradas y salidas.
 Obtención de la tabla de la verdad de la función (o funciones) a generar: En ella
intervienen solamente las especificaciones que podríamos llamar "lógicas".
 A partir de dicha tabla, y con ayuda de los mapas de Karnaugh -> ha de procederse a la
simplificación de la función lógica.
o Obtendremos la función como una suma de productos (minterms) o bien como un
producto de sumas (con los maxterms).
o NOTA: la forma canónica conduce a una realización o implementación en dos niveles.
 La técnica de simplificación puede modificarse para obtener, por ejemplo, una economía
de compuertas. En particular esto puede ocurrir en dos situaciones frecuentes:
o Cuando se desea generar simultáneamente varias salidas (varias funciones)
o Cuando se desea obtener el circuito en tres niveles que, en algunos casos, resulta
ventajoso sobre el de dos niveles.
 No existen reglas concretas para obtener una expresión óptima.
 Finalmente se realiza la implementación de la expresión aceptada como óptima mediante
puertas lógicas.
o AND y OR
o NAND….NOR…… Aquí es donde interviene el tipo de lógica a utilizar.
Síntesis con puertas AND, OR, NOT: es la más directa
Se realiza en el último paso del apartado anterior, sustituyendo las operaciones básicas (suma
lógica, producto lógico y complementación) -> por su representación simbólica obteniendo la
realización del circuito mediante puertas lógicas.
Ejemplo: Una vez realizado mi diseño he obtenido la función:
siendo A, B, C las entradas.
La Implementación parcial con puertas AND, OR Y NOT sería:
Figura 5. Circuitos para cada función de Multiplicación
Finalmente falta la suma del nivel 1. Luego el circuito completo queda:

Figura 6. Circuito de la función final
Síntesis con puertas AND, OR, NOT: Conociendo las reglas de análisis combinacional, es muy
sencillo el paso de puertas AND y OR a NAND o NOR:
Implementación con compuertas NAND

o Obtener la función como suma de productos (minterms).
o Realizar el circuito con puertas AND y OR.
o Cambiar todas las puertas a NAND.
o Negar las variables que entran en un nivel impar.
Implementación con puertas NOR

o Obtener la función como producto de sumas (Maxterms).
o Realizar el circuito con puertas AND y OR.
o Cambiar todas las puertas a NOR.
o Negar todas las variables que entran en el circuito en un nivel impar.
Síntesis con Mapas de Karnaugh
Los Mapas de Karnaugh son una herramienta muy utilizada para la simplificación de circuitos

lógicos. Cuando se tiene una función lógica con su tabla de verdad y se desea implementar esa
función de la manera más económica posible se utiliza este método.
Ejemplo: Se tiene la siguiente tabla de verdad para tres variables. Se desarrolla la función lógica
basada en ella. (primera forma canónica). Ver que en la fórmula se incluyen solamente las
variables (A, B, C) cuando F cuando es igual a “1”. Si A en la tabla de verdad es “0” se pone A, si
B = “1” se pone B, Si C = “0” se pone C, etc.
Figura 7. Tabla de Verdad
F = A B C + A B C + A B C + A B C + A B C + A B C
Mapa de Karnaugh
Figura 8. Mapa de karnaugh
Una vez obtenida la función lógica, se implementa el mapa de Karnaugh. Este tiene 8 casillas
que corresponden a 2n, donde n = 3 (número de variables (A, B, C)). Ver el diagrama arriba. La
primera fila corresponde a A = 0 La segunda fila corresponde a A = 1 La primera columna
corresponde a BC = 00 (B=0 y C=0).
La segunda columna corresponde a BC = 01 (B=0 y C=1) La tercera columna corresponde a BC

= 11 (B=1 y C=1) La cuarta columna corresponde a BC = 10 (B=1 y C=0)
En el mapa de Karnaugh se han puesto “1” en las casillas que corresponden a los valores de F
= “1” en la tabla de verdad. Tomar en cuenta la numeración de las filas de la tabla de verdad y la
numeración de las casillas en el mapa de Karnaugh.
Figura 9. Agrupar “1”s
Para proceder con la simplificación, se crean grupos de “1”s que tengan 1, 2, 4, 8, 16, etc. (sólo
potencias de 2). Los “1”s deben estar adyacentes (no en diagonal) y mientras más “1”s tenga el
grupo, mejor. La función mejor simplificada es aquella que tiene el menor número de
grupos con el mayor número de “1”s en cada grupo
Se ve del gráfico anterior que hay dos grupos cada uno de cuatro “1”s, (se permite compartir
casillas entre los grupos). La nueva expresión de la función boolena simplificada se deduce
del mapa de Karnaugh.
 Para el primer grupo (rojo): la simplificación da B (los “1”s de la tercera y cuarta columna
corresponden a B sin negar)
 Para el segundo grupo (azul): la simplificación da A (los “1”s están en la fila inferior que
corresponde a A sin negar).
Entonces el resultado es F = B + A ó F = A + B
Síntesis multifunción
Cuando se requieren varias salidas en la síntesis de un circuito combinacional (generación de

multifunciones):
 Una solución al problema puede obtenerse tratando cada salida (o función)
independientemente de las otras.
 Puede minimizarse la solución:

o Considerando que pueden existir términos comunes a todas las funciones y
que pueden por tanto generarse una sola vez.
o Estos términos comunes podrán ser obtenidos considerando la función multiplicar
de las funciones (caso de pretender obtenerlas como suma de productos) o
mediante la función suma (en caso de pretender obtenerlas como producto de
sumas).
Ejemplo Control para Alarma contra incendios
Diseñe el circuito de control para una alarma contra incendios con las siguientes características:
 Tiene la Opción de ser actividad de forma manual desde un interruptor el cual siempre
dispara la alarma, adicionalmente tiene un sensor de humo y temperatura, los cuales
disparan la alarma solo si los dos están accionados.
 EL circuito debe ser optimizado con compuertas lógicas.
Obtener: - Tabla de Verdad. – Ecuación o función Lógica simplificada. – Esquema o Circuito

Lógico.
Desarrollo:
1) Determinar las variables de entrada y salida.

Variables de Entrada:
 Activación Manual (M)
 Sensor Humo (H)
 Sensor Temperatura (T)
Variable Salida:
 Activar Alarma (A)
2) Construir la tabla de verdad
Debemos tener en cuenta:
 Cantidad de Variables (Entrada) => Son 3 M, H , T
 Cantidad de Ecuaciones (Salida) => Son 1 la llámanos A
 La cantidad de Columnas están determinadas por las entradas y salidas, para nuestro
ejercicio son:
ENTRADAS SALIDA
M H T A
La cantidad de filas está determinada por 2n donde n es la cantidad de entradas, para nuestro
ejercicio es 23 = 8, nuestra tabla tendría 8 filas con las diferentes combinaciones binarias,
realizando conteo de numero en binarios.
ENTRADAS SALIDA
M H T A
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
3) Construir Mapa de Karnaugh

HT
M 00 01 11 10
0 0 0 1 0
1 1 1 1 1
4) Agrupar los “1”s en rectangulos, estos deben estar en múltiplos de 2n
HT
M 00 01 11 10
0 0 0 1 0
1 1 1 1 1
El rectángulo Rojo define la función: H*T
El rectángulo Azul define la función: M
5) La Función Final es A = H*T + M

6) Circuito o Esquema Lógico
Laboratorio #3. Síntesis De Sistemas Combinacionales.
BLOQUE DE CIRCUITOS COMBINACIONALES:
 El progreso de la tecnología electrónica permitió en los 70´s la realización de muchas

funciones y multifunciones en un solo circuito integrado.
o Estos son los que se denominaron circuitos de escala de integración media

(MSI).
o La combinación de estos circuitos con otros, incluso de carácter secuencial,
generaron bloques funcionales complejos que al ser integrados en un chip han
dado lugar a los que se conocen como circuitos de gran escala de integración
(LSI) y de muy gran escala de integración (VLSI).
 Los bloques funcionales combinacionales que se encuentran como circuitos integrados y

cuyo conocimiento resulta imprescindible para diseñar circuitos digitales y comprender el
funcionamiento de los más complejos.
o Codificadores
o Decodificadores
o Demultiplexores
o Multiplexores
o Detectores-generadores de paridad
o Sistemas combinacionales programables.
Codificadores:
Codificadores
Estos circuitos pueden ser

Sistemas Digitales diseñados con prioridad o sin
Combinacionales ella.
Introducir en una de sus

entradas un nivel activo que Conviertir en una salida
2n entradas y n salidas representa un dígito (Decimal codificada (como BCD o
o Octal) binario)
Ejemplo
Codificadores de octal a binario (8:3) Sin prioridad
 Su cometido es la generación de un
número binario sobre sus n salidas que
identifique cuál de las entradas está
activada.
 En la figura observamos un codificador

de octal a binario sin prioridad, cuya
tabla de verdad es:
 De la tabla de verdad, podemos extraer A0=B1+B3+B5+B7

las expresiones lógicas para las tres A1=B2+B3+B6+B7
salidas. A2=B4+B5+B6+B7
El circuito se puede construir

simplemente con puertas OR de la
siguiente forma:
Figura 10. Circuito Lógico Codificador Octal a Decimal
NOTA: No se necesita una entrada para B0 (las salidas

están todas a nivel bajo cuando no hay entradas a
nivel alto).
Codificador decimal-BCD (10:4) Sin prioridad

Figura 11. Bloque Codificador Decimal a Binario
Para realizar esta codificación (de 0 a 9 en decimal) necesitamos 4 dígitos binarios.
o BCD: decimal codificado binario.

o Tiene 9 entradas y 4 salidas. Su tabla de verdad es:
Figura 12. Tabla de Verdad Codificador Decimal a Binario
o No se necesita una entrada para el dígito 0, ya que las

salidas BCD están todas a nivel bajo cuando no hay
entradas a nivel alto.
o De la tabla de verdad, podemos extraer A=E8+E9

las expresiones lógicas para las 4 B=E4+E5+E6+E7
salidas. C=E2+E3+E6+E7
D= E1+E3+E5+E7+E9
o Su diagrama lógico necesita de 4 puertas OR
Figura 12. Circuito Lógico Codificador Decimal a Binario
Codificadores con prioridad
 En los codificadores sin prioridad si se activan simultáneamente varias líneas de entrada

se genera un código erróneo en la salida, de acuerdo al número de entradas excitadas
con el respectivo valor.
 La solución de este conveniente se logra empleando codificadores de prioridad -> de
modo que respondan a una sola señal de entrada activa.
o Funcionan codificando la entrada activa de mayor valor decimal sin tener en cuenta
las demás).
o Ejemplo: Codificador 74LS148 (de octal a binario) activo por bajos.
Figura 13. Símbolo Codificador Octal a Binario (74148)

Figura 14. Tabla de Verdad Codificador Octal a Binario (74LS148)

Figura 15. Diagrama Lógico Codificador (74148)

Figura 16. Codificador de 16Bits con prioridad (74LS148)

Decodificadores:
Decodificadores
funcionamiento de un
Sistemas Digitales decodificador es el
Combinacionales opuesto al de un
codificador.
Configuración binaria
presente en las entradas entonces se activa la
n entradas y 2n salidas forma un salida i-ésima
número binario i
Figura 17. Bloque Decodificador Binario a Decimal
Decodificador 2:4 (2 líneas de entrada y 4 líneas de salida).
 Las entradas del decodificador son A0 y A1 y representan un

entero de 0 a 3 en código decimal.
 Según el valor binario presente en las 2 entradas se activa una de

las 4 salidas al valor lógico 1.
o Por ejemplo, con el valor A1 A0 =10 -> se activará la salida D2.
 La tabla de verdad es la que muestra la figura 18.
Figura 18. Tabla de Verdad Decodificador 2:4
 Puede comprobarse como este circuito genera los productos

canónicos (minterms) de un conjunto de variables binarias
aplicadas a sus entradas.
Figura 19. Ecuación Lógica (Minterminos) Decodificador 2:4
 Circuito Lógico Obtenido:
Figura 20. Circuito Lógico Decodificador 2:4

Decodificador 3:8 (3 líneas de entrada y 8 líneas de salida)
 La tabla de verdad está en la figura 21
Figura 21. Tabla de Verdad Decodificador 3:8
 Las salidas son mutuamente exclusivas ya que solamente una de las salidas es igual a 1
en cualquier momento dependiendo del dígito decimal.
 Debemos dibujar ocho mapas de karnaugh

parasimplificar cada una de las funciones de
salida.
 El resultado es la equivalencia entre cada
minterm de entrada y la salida
correspondiente.
 Por ejemplo, la entrada 110 activará la salida
Y6.
 En el circuito el minterm corresponderá a una
puerta AND de tres entradas con las variables
XYZ’ como entradas.
 De manera similar se construye el circuito
para el resto de entradas.
Figura 22. Circuito Lógico Decodificador 3:8

Decodificador 4:16 (4 líneas de entrada y 16 líneas de salida).
Figura 23. Símbolo Decodificador 4:16
Decodificador BCD:decimal (4 líneas de entrada y 10 líneas de salida)
 La tabla de verdad es la que se muestra->
 Obteniendo las expresiones lógicas de la

tabla de verdad anterior, podremos realizar la
síntesis del circuito combinacional mediante
puertas lógicas.
 Este decodificador permite visualizar números en BCD mediante visualizadores de

7 segmentos
Figura 24. Circuito Típico Decodificador (7446 o 7447)
Implementación de funciones lógicas mediante decodificadores
 Dado que el decodificador genera los productos canónicos (minterms) de un conjunto

de variables binarias aplicadas a sus entradas.
 Podemos usarlo para generar funciones lógicas.
 Ejemplo:
Figura 25. Ejemplo Función Lógica con Decodificador
Ejercicio de Ejemplo con Decodificador

Figura 26. Planteamiento Problema Sistema Votación

Solución:
La solución al anterior problema se desarrolla con decodificador en una función lógica
Tabla de verdad Función Lógica F=A’BC+AB’C+ ABC’+ABC

Entradas Salidas
A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
En el análisis de las ecuaciones de salida de un decodificador de 3 a 8 obtengo
Figura 27. Análisis Decodificador 3 a 8

Para implementar la ecuación lógica F, debe sumar las salidas 3,5,6 y 7 del Decodificador
Usar una compuerta OR para implementar la Suma.
Esquema lógico
Figura 28. Esquema Lógico con Decodificador 3 a 8
Conexión Esquema lógico

Revisando la literatura para escoger los materiales obtengo:
Compuerta OR de 4 entradas : Por facilidad Decodificador 3 a 8: CI referencia 74LS138

en la consecución de este componente será
reemplazado por Compuertas OR de 2
entradas: CI referencia 74LS32
Debido a que el decodificar activa sus salidas con nivel bajo, y nuestra función lógica se basa en
MinTerminos (1 Nivel Alto), entonces debemos negar las salidas del Decodificador 74LS138 para
esto usaremos el CI 74LS04
Conexión
Figura 26. Conexión Cto Sistema Votación

Ejercicio de Ejemplo con Codificador/Decodificador
Diseñar el Esquema lógico del sistema de Selección / Visualización de una maquina dispensadora de 8
productos, en el display se debe mostrar el número del producto seleccionado. Por ejemplo, al escoger el
producto A debe aparecer 1 en el display, de manera sucesiva hasta mostrar un 8 cuando se escoge el
producto H.
Solución:
La solución al anterior problema se realiza con Codificador y Decodificador
Bloque Funcional
Conexión Esquema lógico
Codificador 10 a 4 Referencia 74LS147 Decodificador 7segmentos a BCD Referencia 74LS47

Figura 27. Conexión Cto Sistema Dispensador productos
Laboratorio #4. Bloques Combinacionales: Codificador/Decodificador.
4. ACTIVIDADES DE EVALUACIÓN
Evidencias de Técnicas e Instrumentos de

Criterios de Evaluación
Aprendizaje Evaluación
 Reconoce el concepto de compuerta, 1. Preguntas de falso y
electrónica digital y sistema lógico, como verdadero, múltiples
afecta premeditadamente la aplicación de los opciones con única
conceptos relacionados con la industria. respuesta, la temática a
Evidencias de
 Identifica las características de las compuertas evaluar se basa en los
Conocimiento:
Lógicos. talleres realizados en
 Reconoce los diferentes tipos compuertas formación.
lógicas, Circuito Integrados y tecnología digital
usados en las aplicaciones electrónicas. Examen escrito.
 Simular en un Software los Sistemas asignados.

 Determinar los valores de los elementos 1. Análisis, Diseño, Simulación
usados en la simulación del circuito o Sistema. y Montaje de circuitos o
 Medir los valores lógicos (Binarios) de los sistemas lógicos, tener en
Evidencias de
diferentes niveles del circuito o Sistema. cuenta la referencia de los
Producto:
 Montaje de los circuitos asignados y elementos usados y sus
determinar por instrumentos de medición el características para
valor lógico en cada nivel del circuito o simulación y montaje.
sistema. Determinar la tabla de
verdad, ecuación Lógica,
circuito lógico.
Lista de Chequeo.
5. GLOSARIO DE TERMINOS
VOLTAJE: La tensión eléctrica o (también denominada diferencia de potencial) es una magnitud física que

cuantifica la diferencia de potencial eléctrico entre dos puntos. También se puede definir como
el trabajo por unidad de carga ejercido por el campo eléctrico sobre una partícula cargada para moverla
entre dos posiciones determinadas. Se puede medir con un voltímetro. Su unidad en el Sistema
Internacional de Unidades (SI) es el voltio.
CORRIENTE ELECTRICA: Es el flujo de carga eléctrica que recorre un material. Se debe al movimiento de las
cargas (normalmente electrones) en el interior del mismo. Al caudal de corriente (cantidad de carga por
unidad de tiempo) se le denomina intensidad de corriente eléctrica (representada comúnmente con la
letra I). En el Sistema Internacional de Unidades se expresa en culombios por segundo (C/s), unidad que se
denomina amperio (A).
CONDUCTOR ELECTRICO: Es un material que ofrece poca resistencia al movimiento de la carga

eléctrica. Sus átomos se caracterizan por tener pocos electrones en su capa de valencia, por lo que
no se necesita mucha energía para que estos salten de un átomo a otro.
6. REFERENTES BILBIOGRAFICOS
 Pardo Collantes, Daniel; Bailón Vega, Luís A., “Elementos de Electrónica”.Universidad de Valladolid.
Secretariado de Publicaciones e Intercambio Editorial.1999.
 Pardo Collantes, Daniel; Bailón Vega, Luís A., “Fundamentos de Electrónica Digital”. Ediciones
Universidad de Salamanca. Secretariado de Publicaciones e Intercambio Editorial. 1 Edición 2006.
6.1 REFERENTES WEB
o http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030801.htm
o http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
o http://upload.wikimedia.org/wikipedia/commons/thumb/f/fc/Decoder_Example.svg
/500px-Decoder_Example.svg.png
o http://digitale.galeon.com/comparadores.htm
o http://3.bp.blogspot.com/_js6wgtUcfdQ/R6vn4TT0kPI/AAAAAAAACP4/xDhcOd7SI3o/s400/arbol_
de_paridad_4_bits.png
o https://unicrom.com/mapas-de-karnaugh-simplificacion-de-funciones/
7. CONTROL DEL DOCUMENTO

Nombre Cargo Dependencia Fecha
Autor (es) John Fredy Herrera Diaz Instructor SENA Cauca CTPI Electrónica 2019
8. CONTROL DE CAMBIOS (diligenciar únicamente si realiza ajustes a la guía)
Razón del
Nombre Cargo Dependencia Fecha
Cambio
Autor (es)

GFPI-F-019-Guia de Aprendizaje Sistemas Lógicos

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

GFPI-F-019-Guia de Aprendizaje Sistemas Lógicos

Cargado por

Copyright:

Formatos disponibles

GESTIÓN DE FORMACIÓN PROFESIONAL INTEGRAL

PROCEDIMIENTO DESARROLLO CURRICULAR

1. IDENTIFICACIÓN DE LA GUIA DE APRENDIZAJE

 Denominación del Programa de Formación:

 Código del Programa de Formación: 223217

 Fase del Proyecto DISEÑO

 Duración de la Guía 60 HORAS

En consecuencia, el aprendiz deberá reconocer los diferentes conceptos asociados al comportamiento de

3. FORMULACION DE LAS ACTIVIDADES DE APRENDIZAJE

Un sistema lógico combinacional es aquel que:

Figura 1. Circuito Lógico Combinacional

Elementos de un circuito Lógico Combinacional:

 Compuerta Lógica: es un dispositivo electrónico con una función booleana u otras

Figura 2. Sistema Lógico Combinacional

Los aspectos a tratar de los sistemas combinacionales:

En los casos anteriores aplicaremos las técnicas de obtención de funciones booleanas y su

También explicaremos nuevas normas concretas dependiendo de los tipos de sistemas

Importante: El análisis debe conducir a una solución única (por ejemplo, en

 Un circuito combinacional se analiza determinando la salida de los elementos lógicos que

Figura 3. Ejemplo Circuito Lógico Combinacional

Figura 4. Ejemplo Circuito Lógico Combinacional

Resultado de la ecuación final es S(Salida)=(y+t) (x’y + x’z + zt’) + yz’

2) Simplificando la función lógica usando algebra de Boole tenemos.

 Aplicando la propiedad distributiva en x’y + x’z = x’(y+z)

Tenemos S = (y+t) ( x’(y+z) +zt’) + yz’

 Aplicando la propiedad distributiva en (y+t) ( x’(y+z) + zt’)= (y+t)x’(y+z) + (y+t)zt’

 Aplicando la propiedad distributiva en (y+t)x’(y+z) = (y+t)x’y + (y+t)x’z

 Realizamos algebra Boole sobre la expresión (y+t)x’y

 Aplicando la propiedad distributiva en (y+t)x’y= x’yy + x’yt

 Aplicando la propiedad de igualdad x’yy = x’

 Entonces x’yy + x’yt = x’ + x’yt

 Aplicando la propiedad distributiva en x’ + x’yt=x’(1+yt)

 Aplicando la propiedad de identidad x’(1+yt) = x’ (1) = x’

 Realizamos algebra Boole sobre la expresión (y+t)x’z no se logra simplificar

 Entonces (y+t)x’(y+z)=x’ + (y+t)x’z

 Realizamos algebra Boole sobre la expresión x’ + (y+t)x’z

o Aplicando la propiedad distributiva en x’ + (y+t)x’z = x’ (1 + (y+t)z)

o Aplicando la propiedad de identidad x’ (1 + (y+t)z)= x’ (1) = x’

o Entonces x’ + (y+t)x’z =x’

 Aplicando la propiedad distributiva en (y+t)zt’= zt’y + zt’t

 Realizamos algebra Boole sobre la expresión zt’t

 Aplicando la propiedad inversa en zt’t = z (0)

 Aplicando la propiedad de identidad z (0) = 0

 Entonces en (y+t)zt’= zt’y

 Entonces (y+t) ( x’(y+z) +zt’) = x’ + zt’y

Tenemos S= x’ + zt’y + yz’

3) Construir tabla de la verdad

Debemos tener en cuenta:

 Cantidad de Variables (Entrada) => Son 4 x, y , z y t

 Cantidad de Ecuaciones (Salida) => Son 1 la llámanos S

 La cantidad de filas está determinada por 2n donde n es la cantidad de entradas, para

Laboratorio #2. Análisis De Sistemas Combinacionales.

SINTESIS DE CIRCUITOS COMBINACIONALES:

La síntesis del sistema consiste en:

Importante: la síntesis de un sistema carece de solución única, al menos en lo que atañe

Las especificaciones literales pueden considerarse de varios tipos, y deben considerarse

a la hora del análisis:

 Unos relacionados directamente con la función lógica a generar

Fases del proceso de síntesis (diseño) de circuitos combinacionales:

 Definición de las características del planteamiento problema y especificación de las

Síntesis con puertas AND, OR, NOT: es la más directa

Ejemplo: Una vez realizado mi diseño he obtenido la función:

siendo A, B, C las entradas.

La Implementación parcial con puertas AND, OR Y NOT sería: