Tema8 CircCombinacionales

TEMA 8.
CIRCUITOS COMBINACIONALES
http://www.tech-faq.com/wp-content/uploads/images/integrated-circuit-layout.jpg
IEEE 125 Aniversary: http://www.flickr.com/photos/ieee125/with/2809342254/
Mara Jess Martn Martnez : mjmm@usal.es
TEMA 8 CIRCUITOS COMBINACIONALES
8.1. Introduccin 8.2. Definicin de circuito combinacional 8.3. Anlisis de circuitos combinacionales 8.4. Sntesis y diseo de circuitos combinacionales 8.5. BLOQUES FUNCIONALES COMBINACIONALES Codificadores Decodificadores Multiplexores y Demultiplexores
TEMA 8. CIRCUITOS COMBINACIONALES
8.1. INTRODUCCIN
Un circuito o un sistema lgico combinacional es aquel que:

Est formado por funciones lgicas elementales ( AND, OR, NAND, NOR, etc. ) Tiene un determinado nmero de entradas y salidas IMPORTANTE: En cada instante, el valor de la salida (o salidas) depende nicamente de los valores de las entradas Por lo tanto, en ellos no es necesario tener en cuenta el tiempo. Ejemplos de sistemas lgicos combinacionales:
Codificadores, decodificadores Multiplexores, demultiplexores Comparadores, detectores de paridad
En los sistemas secuenciales la salida o salidas en un instante de tiempo no solo dependen de los valores de las entradas en ese instante, sino tambin de los valores que tuvieron en tiempos anteriores.
En cierta forma, estos sistemas poseen memoria Tema 10. Los estudiaremos en el
8.1. INTRODUCCIN
Por tanto, un circuito o un sistema lgico combinacional es :

La realizacin ("implementacin") de una funcin lgica tal como se defini en el Tema anterior.
Los sistemas o circuitos combinacionales pueden ser representados mediante una tabla de verdad o mediante las expresiones ya vistas anteriormente (formas cannicas, como suma de productos o producto de sumas). Toda funcin lgica puede implementarse en un circuito o sistema combinacional.
Dos son pues los aspectos a tratar de los sistemas combinacionales:

Anlisis del circuito: dado el esquema circuital obtener sus ecuaciones para simplificarlas y obtener la especificacin literal de su funcionamiento.
Debe conducir a una solucin nica.
Sntesis o diseo del circuito: Dada una especificacin literal, obtener un circuito que la satisfaga (generalmente bajo unos criterios de optimizacin).
Varios circuitos pueden satisfacer la misma tabla de verdad SOLUCION no UNICA.
En ambos casos aplicaremos las tcnicas de obtencin de funciones booleanas y su simplificacin, que ya hemos estudiado.
Tambin explicaremos nuevas normas concretas dependiendo de los tipos de sistemas para simplificar los problemas de anlisis y sntesis.

ANALISIS DE CIRCUITOS combinacionales:
8.2. ANALISIS
Dado el esquema circuital del sistema (nivel de puertas lgicas), el anlisis del sistema consiste en:
Obtener sus ecuaciones Proceder a su simplificacin Transcripcin (si es posible) de su funcionamiento en forma literal.
Importante: el anlisis debe conducir a una solucin nica (por ejemplo, en una tabla de verdad).
La estructura del circuito viene dada por su diagrama lgico formado por puertas lgicas cuyo comportamiento lo determina el smbolo que lo representa Un circuito combinacional se analiza determinando la salida de los elementos lgicos que lo constituyen ( normalmente puertas lgicas), partiendo de las variables de entrada y avanzando en el sentido de la seal hacia la salida.
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm

8.2. ANALISIS
Circuito o sistema est construido con puertas AND, OR y NOT, su salida o salidas (la expresin de la funcin que realiza) puede obtenerse de una forma sencilla:
Partiendo de las puertas de entrada y progresando hacia las salidas a travs de los diferentes "niveles" del circuito lgico. Un nivel representa cada paso por una puerta y la de salida es el primer nivel. Las puertas cuya salida alimentan al primer nivel, constituyen el segundo nivel, y as sucesivamente.
Un sencillo ejemplo N 1 se da en la Figura
x y x
z
xy
xz
x y + x z + zt
( y + t )( x y + x z + zt )
zt
( y + t )( xy + xz + zt ) + yz
z t
y+t
y
yz
z
4 nivel 3er nivel 2 nivel 1er nivel
D. Pardo, et al. 1999

8.2. ANALISIS
Circuito o sistema est construido con puertas AND, OR y NOT

Una vez realizado este primer paso, la funcin puede aparecer como suma de productos o como producto de sumas, pero ninguna de las dos formas tiene porqu ser cannica. En general, la funcin puede aparecer de otra forma, dependiendo del nmero de niveles, pero todas deben de conducirnos al mismo mapa de Karnaugh. Con el mapa de Karnaugh, la funcin puede ser simplificada y obtenida su tabla de verdad. A partir de esta tabla de verdad ser ya inmediato dar la funcin de forma literal (proposicin).
ejemplo N 1

8.2. ANALISIS
Si el circuito est construido con puertas NAND, NOR su anlisis se hace de forma anloga. Podemos considerar las equivalencias entre puertas (tema anterior). REGLAS cuando el circuito est realizado con puertas NAND y queremos transformarlo en combinacin de puertas AND y OR:
Considrense como puertas OR todas las puertas NAND en nivel impar. Considrense como puertas AND todas las puertas NAND en nivel par. Complemntense todas las variables que entren en el circuito en un nivel impar. Cuando una variable entre a un nivel par y a uno impar slo ser complementada en el nivel impar.

8.2. ANALISIS
REGLAS cuando el circuito est realizado con puertas NOR y queremos transformarlo en combinacin de puertas AND y OR:
Considrense como puertas AND todas las puertas NOR en nivel impar. Considrense como puertas OR todas las puertas NOR en nivel par. Complemntense todas las variables que entren en el circuito en un nivel impar. Cuando una variable entre a un nivel par y a uno impar slo ser complementada en el nivel impar.

SINTESIS DE CIRCUITOS combinacionales:
8.3. SINTESIS
La sntesis del sistema consiste en que: Dada una especificacin literal, obtener un circuito que la satisfaga, generalmente bajo unos criterios de optimizacin.
Importante: la sntesis de un sistema carece de solucin nica, al menos en lo que atae al problema circuital ya que varios circuitos pueden satisfacer la misma tabla de verdad.
Las especificaciones literales pueden considerarse de varios tipos, y deben considerarse a la hora del anlisis:
Unos relacionados directamente con la funcin lgica a generar Otros relacionados con especificaciones de realizacin: El tipo de lgica o circuito a emplear La minimizacin de algn parmetro de coste (como pueden ser el nmero de puertas, el nmero de entradas por puerta, el tiempo de demora, ...). pero pueden existir varias soluciones de "compromiso", al no existir tcnicas o reglas precisas de optimizacin ni factores "absolutos" de coste.
10

8.3. SINTESIS
Vamos a exponer las fases del proceso de sntesis (diseo) de circuitos combinacionales:
Definicin de la funcin a realizar y especificacin de las entradas y salidas. Obtencin de la tabla de la verdad de la funcin (o funciones) a generar: En ella intervienen solamente las especificaciones que podramos llamar "lgicas". A partir de dicha tabla, y con ayuda de los mapas de Karnaugh ha de procederse a la simplificacin de la funcin lgica.
Obtendremos la funcin como una suma de productos (minterms) o bien como un producto de sumas (con los maxterms). NOTA: la forma cannica conduce a una realizacin o implementacin en dos niveles.
La tcnica de simplificacin puede modificarse para obtener, por ejemplo, una economa de puertas. En particular esto puede ocurrir en dos situaciones frecuentes: Cuando se desea generar simultneamente varias salidas (varias funciones) Cuando se desea obtener el circuito en tres niveles que, en algunos casos, resulta ventajoso sobre el de dos niveles. No existen reglas concretas para obtener una expresin ptima. Finalmente se realiza la implementacin de la expresin aceptada como ptima mediante puertas lgicas.
AND y OR NAND. Aqu es donde interviene el tipo de lgica a utilizar.
11

8.3. SINTESIS
Implementacin con puertas AND, OR, NOT: es la ms directa

Se realiza en el ltimo paso del apartado anterior, sustituyendo las operaciones bsicas (suma lgica, producto lgico y complementacin) por su representacin simblica obteniendo la realizacin del circuito mediante puertas lgicas. Ejemplo: Una vez realizado mi diseo he obtenido la funcin: siendo A,B,C las entradas.
La Implementacin parcial con puertas AND, OR Y NOT sera:
12

8.3. SINTESIS
Implementacin con puertas AND, OR, NOT: es la ms directa

Se realiza en el ltimo paso del apartado anterior, sustituyendo las operaciones bsicas (suma lgica, producto lgico y complementacin) por su representacin simblica obteniendo la realizacin del circuito mediante puertas lgicas. Ejemplo: Una vez realizado mi diseo he obtenido la funcin: siendo A,B,C las entradas.
Finalmente resta la suma del nivel 1.Luego el circuito completo queda :
Implementacin total del circuito con puertas AND, OR Y NOT
13

8.3. SINTESIS
Conociendo las reglas de anlisis combinacional, es muy sencillo el paso de puertas AND y OR a NAND o NOR: Implementacin con puertas NAND
Obtener la funcin como suma de productos (minterms). Realizar el circuito con puertas AND y OR. Cambiar todas las puertas a NAND. Complementar las variables que entran en un nivel impar.
Implementacin con puertas NOR

Obtener la funcin como producto de sumas (Maxterms). Realizar el circuito con puertas AND y OR. Cambiar todas las puertas a NOR. Complementar todas las variables que entran en el circuito en un nivel impar.
14

8.3. SINTESIS
Implementacin en tres niveles Para obtener una red o circuito con tres niveles puede seguirse el principio siguiente:
En el proceso de simplificacin se permite que cuando cogemos los minterms (o maxterms) tomemos alguna casilla que pueda:
tener algn valor 0" si se busca una suma de productos O algn 1" en caso de ser un producto de sumas.
De modo que si algunos "0" se toman como 1" (y lo propio para los maxterm) puede obtenerse una expresin ms simple de la funcin mediante los mapas de Karnaugh.
Si con tales agrupaciones construyramos la funcin, estara mal y lo podramos hacer en dos niveles. El tercer nivel se utiliza para generar una seal de inhibicin sobre el segundo nivel, justo cuando ocurren en las entradas las combinaciones mal consideradas.
Las ventajas de esta sntesis suelen ser, reducir el nmero de entradas por puerta y en algunos casos no necesitar complementacin de las entradas.
15

8.3. SINTESIS
Implementacin multifuncin Cuando se requieren varias salidas en la sntesis de un circuito combinacional (generacin de multifunciones):
una solucin al problema puede obtenerse tratando cada salida (o funcin) independientemente de las otras. Sin embargo, puede minimizarse la solucin:
considerando que pueden existir trminos comunes a todas las funciones y que pueden por tanto generarse una sola vez. Estos trminos comunes podrn ser obtenidos considerando la funcin producto de las funciones (caso de pretender obtenerlas como suma de productos) o mediante la funcin suma (en caso de pretender obtenerlas como producto de sumas).
16
TEMA 8. CIRCUITOS COMBINACIONALES 8.3. BLOQUES FUNCIONALES

BLOQUES FUNCIONALES combinacionales: El progreso de la tecnologa electrnica permiti en los 70s la realizacin de muchas funciones y multifunciones en un solo circuito integrado. Estos son los que se denominaron circuitos de escala de integracin media (MSI). La combinacin de estos circuitos con otros, incluso de carcter secuencial, generaron bloques funcionales complejos que al ser integrados en un chip han dado lugar a los que se conocen como circuitos de gran escala de integracin (LSI) y de muy gran escala de integracin (VLSI). Vamos a estudiar algunos bloques funcionales combinacionales que se encuentran como circuitos integrados y cuyo conocimiento resulta imprescindible para disear circuitos digitales y comprender el funcionamiento de los ms complejos. Codificadores Decodificadores Demultiplexores Multiplexores Detectores-generadores de paridad Sistemas combinacionales programables.
17

CODIFICADORES
Son sistemas digitales combinacionales con:

2n entradas y n salidas Funcionamiento: Permite que
Se le introduzca en una de sus entradas un nivel activo que representa un dgito (decimal u octal) Lo convierte en una salida codificada (como BCD o binario)
Estos circuitos pueden ser diseados con prioridad o sin ella.

1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
Tabla de verdad de codificador de octal a binario Codificador de octal a binario

Mara Jess Martn Martnez : mjmm@usal.es 18

CODIFICADORES
Codificadores de octal a binario (8:3) sin prioridad

Su cometido es la generacin de un nmero binario sobre sus n salidas que identifique cul de las entradas est activada. En la figura observamos un codificador de octal a binario sin prioridad, cuya tabla de verdad es: De la tabla de verdad, podemos extraer las expresiones lgicas para las tres salidas.
A2 = ( 4 +5 + 6 + 7 ) A1 = ( 2 +3 + 6 + 7 ) A0 = ( 1 +3 + 5 + 7 )
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
Tabla de verdad de codificador de octal a binario
El circuito se puede construir simplemente con puertas OR de la siguiente forma :

NOTA: No se necesita una entrada para B0 (las salidas estn todas a nivel bajo cuando no hay entradas a nivel alto).
http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030801.htm
19

CODIFICADORES Codificador decimal-BCD (sin prioridad)
Para realizar esta codificacin (de 0 a 9 en decimal) necesitamos 4 dgitos binarios.

BCD: decimal codificado binario. Tiene 9 entradas y 4 salidas. Su tabla de verdad es: No se necesita una entrada para el dgito 0, ya que las salidas BCD estn todas a nivel bajo cuando no hay entradas a nivel alto.
A= ( 8 + 9 ) B = ( 4 +5 + 6 + 7 ) C = ( 2 +3 + 6 + 7 ) D = ( 1 +3 + 5 + 7 + 9 )
Su diagrama lgico necesita de 4 puertas OR:
20

CODIFICADORES Codificadores con prioridad
En los codificadores sin prioridad si se activan simultneamente varias lneas de entrada se genera un cdigo errneo en la salida, de acuerdo al nmero de entradas excitadas con el respectivo valor. La solucin de este conveniente se logra empleando codificadores de prioridad de modo que respondan respondan a una sola seal de entrada activa.
Funcionan codificando la entrada activa de mayor valor decimal sin tener en cuenta las dems). Ejemplo: Codificador 74148 (de octal a binario) activo por bajos.
Smbolo de un codificador 74148 con prioridad de 8 lneas a 3 lneas
21

CODIFICADORES
Diagrama lgico de un codificador 74148
22

DECODIFICADORES Un decodificador es un circuito combinacional: n entradas y 2n salidas Funcionamiento: Si la configuracin binaria presente en las entradas forma el nmero binario i entonces se activa la salida i-sima. Segn esto el funcionamiento de un decodificador es el opuesto al de un codificador.
23

DECODIFICADORES Decodificador 2:4 (2 lneas de entrada y 4 lneas de salida).
Las entradas del decodificador son A0 y A1 y representan un entero de 0 a 3 en cdigo decimal. Segn el valor binario presente en las 2 entradas se activa una de las 4 salidas al valor lgico 1. Por ejemplo, con el valor A1 A0 =10 se activar la salida D2. La tabla de verdad es la que se muestra Puede comprobarse como este circuito genera los productos cannicos (minterms) de un conjunto de variables binarias aplicadas a sus entradas.
Implementando cada una de las 4 salidas, obtenemos el circuito:

http://upload.wikimedia.org/wikipedia/commons/thumb/f/fc/ Decoder_Example.svg/500px-Decoder_Example.svg.png
24

La tabla de verdad es la que se muestra Las salidas son mutuamente exclusivas ya que solamente una de las salidas es igual a 1 en cualquier momento dependiendo del dgito decimal.
Entradas
X Y Z Y0 Y1 Y2
Salidas
Y3 Y4 Y5 Y6 Y7
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
Debemos dibujar ocho mapas de karnaugh para simplificar cada una de las funciones de salida. El resultado es la equivalencia entre cada minterm de entrada y la salida correspondiente. Por ejemplo, la entrada 110 activar la salida Y6. En el circuito el minterm corresponder a una puerta AND de tres entradas con las variables X Y Z como entradas. De manera similar se construye el circuito para el resto de entradas.
Circuito lgico del decodificador 3:8
25

Smbolo del decodificador 4:16

26

DECODIFICADORES Decodificador BCD:decimal (4 lneas de entrada y 10 lneas de salida). La tabla de verdad es la que se muestra Obteniendo las expresiones lgicas de la tabla de verdad anterior, podremos realizar la sntesis del circuito combinacional mediante puertas lgicas. Este decodificador permite visualizar nmeros en BCD mediante visualizadores de 7 segmentos.
http://azul2.bnct.ipn.mx/clogicos/codificadores_decodificadores/graficos(.gif)/UNID2_45.gif
Circuito lgico del decodificador BCD:decimal


DECODIFICADORES Implementacin de funciones lgicas mediante decodificadores.
Dado que el decodificador genera los productos cannicos (minterms) de un conjunto de variables binarias aplicadas a sus entradas. Podemos usarlo para generar funciones lgicas. Ejemplo:
28

MULTIPLEXORES Un multiplexor es un sistema digital que consta de varias entradas y una salida, y mediante un mecanismo de seleccin, una determinada entrada se transfiere a la salida. Una definicin ms formal de multiplexor sera la de un circuito combinacional con:
2n entradas de datos (k0, k1, k2, ... ) n entradas de seleccin o control (a, b,.. ) Funcionamiento: permite elegir cul es el canal de entrada cuya informacin aparece en el de salida.
La seleccin del canal de entrada se realiza con el nmero binario puesto en la entrada de seleccin.
La sntesis con puertas lgicas se realiza obteniendo la expresin lgica de la salida Z, obteniendo :
Circuito lgico del multiplexor 4:1


MULTIPLEXORES Implementacin de funciones lgicas mediante Multiplexores: pueden ser utilizados, para la sntesis de funciones combinacionales en la forma siguiente
Las entradas de seleccin se toman como entradas de las variables. Para una combinacin dada de las variables de entrada se establece una "conexin" entre la entrada correspondiente y la salida. De modo que basta con poner el terminal correspondiente a 0" o a 1" segn el valor que ha de tomar la funcin para la combinacin seleccionada de las entradas (segn la tabla de verdad).
De modo que para generar una funcin de tres variables necesitamos un multiplexor de 8 a 1. Ejemplo: queremos generar la funcin
C B A
30

MULTIPLEXORES Implementacin de funciones lgicas mediante Multiplexores. Y an ms: basta utilizar un multiplexor de 4 a 1, procediendo de la siguiente manera:
Seleccionadas n-1 de las n variables, para cada conjunto de ellas, la salida puede tomar uno de los cuatro valores siguientes: 0", cualquiera que sea el valor de la n-sima variable 1", cualquiera que sea el valor de la n-sima variable C, es decir el valor que toma la n-sima variable C, el complementario.
Ejemplo, de la misma funcin lgica de 3 variables
31

MULTIPLEXORES Implementacin de funciones lgicas mediante Multiplexores.
Ejemplo n 2:
x
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
f = m(3,4,5,6,7,12,13,14)
Entradas
y
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
z
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
t
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
f
0 0 0 1 1 1 1 1 0 0 0 0 1 1 1 0
0 t 1 1 0 0 1 t
a0 Multiplexor 8 1
a7 x y z Variables de seleccin
32

DEMULTIPLEXORES El funcionamiento es el contrario al del multiplexor, encauzando los datos desde una fuente comn de entrada hacia uno de 2n destinos de salida. Por tanto, un demultiplexor es un circuito combinacional con:
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm una entrada J n entradas de seleccin 2n salidas. La informacin J se puede hacer aparecer en cualquiera de las salidas aplicando a las entradas de seleccin la combinacin binaria adecuada.
Es importante comentar que los demultiplexores pueden trabajar como decodificadores.

Supongamos que tenemos un DEMUX 1:4 ( una J entrada a cuatro salidas) Si hago la entrada J=1 siempre activa, transformo el funcionamiento a un DECODIFICADOR 2:4
Actuando ahora las seales de seleccin (a, b,... ) como entrada de cdigo a decodificar las salidas como salidas del cdigo decodificado. Mara Jess Martn Martnez : mjmm@usal.es
La sntesis del demultiplexor
33

GENERADOR/DETECTOR DE PARIDAD La funcin generadora de paridad impar/par para un mensaje de n bits ms el bit de paridad P corresponde a la funcin :
Si estudiamos el caso de 2 bits tenemos que : la salida toma valor 1 si el nmero de unos es impar y cero si es par. Tabla de verdad del generador/detector de paridad (detecta el nmero par de unos)
Siendo :
PO : El bit de paridad impar que es la funcin XOR= OR-EXCLUSIVO de los bits que componen la palabra de cdigo.
El circuito detecta la paridad de una combinacin binaria, y aade el bit obtenido a la combinacin de n bits para lograr una combinacin de n+1 bit cuya paridad es constante. Se utiliza para detectar errores en la transmisin de datos
http://3.bp.blogspot.com/_js6wgtUcfdQ/R6vn4TT0kPI/AAAAAAAACP4/xDh cOd7SI3o/s400/arbol_de_paridad_4_bits.png
34

COMPARADORES BINARIOS Es un circuito combinacional que compara nmeros binarios de una cierta cantidad de bits activando a su salida:
G (great) si es mayor L (low) si es menor E (equal) si son iguales. Tabla de verdad y circuito lgico del COMPARADOR BINARIO
http://digitale.galeon.com/comparadores.htm
Un CI que realiza estas funciones es el LM7485
http://digitale.galeon.com/comparadores.htm http://digitale.galeon.com/comparadores.htm
35
Agradecimientos Daniel Pardo Collantes, rea de Electrnica, Departamento de Fsica Aplicada de la Universidad de Salamanca. Referencias Pardo Collantes, Daniel; Bailn Vega, Lus A., Elementos de Electrnica.Universidad de Valladolid. Secretariado de Publicaciones e Intercambio Editorial.1999. http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030801.htm http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm http://upload.wikimedia.org/wikipedia/commons/thumb/f/fc/Decoder_Example.svg /500px-Decoder_Example.svg.png
http://digitale.galeon.com/comparadores.htm http://3.bp.blogspot.com/_js6wgtUcfdQ/R6vn4TT0kPI/AAAAAAAACP4/xDhcOd7SI3o/s400/a rbol_de_paridad_4_bits.png
36

Tema8 CircCombinacionales

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Tema8 CircCombinacionales

Cargado por

Copyright:

Formatos disponibles

TEMA 8.

IEEE 125 Aniversary: http://www.flickr.com/photos/ieee125/with/2809342254/

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8 CIRCUITOS COMBINACIONALES

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES

Un circuito o un sistema lgico combinacional es aquel que:

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES

Por tanto, un circuito o un sistema lgico combinacional es :

Dos son pues los aspectos a tratar de los sistemas combinacionales:

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES

Circuito o sistema est construido con puertas AND, OR y NOT

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES

D. Pardo, et al. 1999

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES

Implementacin con puertas AND, OR, NOT: es la ms directa

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES

Implementacin con puertas AND, OR, NOT: es la ms directa

Implementacin total del circuito con puertas AND, OR Y NOT

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES

Implementacin con puertas NOR

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES 8.3. BLOQUES FUNCIONALES

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES 8.3. BLOQUES FUNCIONALES

Son sistemas digitales combinacionales con:

Estos circuitos pueden ser diseados con prioridad o sin ella.

Tabla de verdad de codificador de octal a binario Codificador de octal a binario

TEMA 8. CIRCUITOS COMBINACIONALES 8.3. BLOQUES FUNCIONALES

Codificadores de octal a binario (8:3) sin prioridad

Tabla de verdad de codificador de octal a binario

El circuito se puede construir simplemente con puertas OR de la siguiente forma :

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES 8.3. BLOQUES FUNCIONALES

Para realizar esta codificacin (de 0 a 9 en decimal) necesitamos 4 dgitos binarios.

Su diagrama lgico necesita de 4 puertas OR:

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES 8.3. BLOQUES FUNCIONALES

Smbolo de un codificador 74148 con prioridad de 8 lneas a 3 lneas

Mara Jess Martn Martnez : mjmm@usal.es

TEMA 8. CIRCUITOS COMBINACIONALES 8.3. BLOQUES FUNCIONALES

Diagrama lgico de un codificador 74148

Mara Jess Martn Martnez : mjmm@usal.es