LOGICA SECUENCIAL

INTRODUCCIÓN
 Lógica Secuencial
Codificadores

SISTEMAS DIGITALES Decodificadores

Multiplexores

Cts. lógicos
Demultiplexores
combinacionales
Cts. lógicos
Sumadores
secuenciales

Restadores

ROM
 Lógica Secuencial
SISTEMAS DIGITALES

Flip-Flops
Cts. lógicos
combinacionales
Registros
Cts. lógicos
secuenciales
Contadores

Memorias
 Diferencias
Circuito combinacional Circuito secuencial
 LATCHES
• Latch – cerrojo.
• Almacenamiento temporal biestable.
• Similares a Flip-flops – realimentación.
• Conectar salidas a la entrada opuesta.
• Diferencia – método de cambiar de estado.
Lacht S-R
Lacht S-R
R S Q Q’
Set 0 1 1 0
Mem 0 0 ANT ANT
Reset 1 0 0 1
Mem 0 0 ANT ANT
- 1 1 INDEF INDEF
 Lacht S-R
R S R Q Q’
Q
Set 1 0 1 0
Mem 1 1 ANT ANT
Clear 0 1 0 1
Mem 1 1 ANT ANT
Q’ - 0 0 INDEF INDEF
S
Lacht S-R
 Lacht S-R // Ejemplo
Si se aplican las formas de onda y de la Figura a
las entradas del latch, determinar la forma de
onda que se observará en la salida Q. Suponer
que Q se encuentra inicialmente a nivel BAJO.
 Lacht S-R // Aplicación
El latch como eliminador del rebote de los
contactos.
Lacht S-R - Enable
Lacht S-R - Enable
 Lacht S-R – Enable // Ej.
Determinar la forma de onda de salida Q, si se
aplican las señales de entrada mostradas a un
latch S-R con entrada de habilitación, que se
encuentra inicialmente en estado de RESET.
 Lacht D – Enable

Q0 es el nivel de salida previo

antes de que se establecieran
las condiciones de entrada
indicadas.
 Lacht D – Enable // Ej.
Determinar la forma de onda de salida Q, si se
aplican las entradas que se muestran a un latch
D con entrada de habilitación que, inicialmente,
está en estado RESET.
 FLIP – FLOPS – POR FLANCO
• Síncronos.
• Multivibradores biestables.
• Entrada de disparo Clk ó Entrada de Control C.
• Flanco positivo – flanco de subida.
• Flanco negativo – flanco de bajada.
FLIP – FLOPS – POR FLANCO
FLIP – FLOPS – POR FLANCO // SR
FLIP – FLOPS – POR FLANCO // SR – Ej.
Determinar las formas de onda de salida Q y Q’
del flip-flop, para las entradas S, R y CLK dadas.
Suponer flip-flop disparado por flanco positivo,
inicialmente, en estado RESET.
FLIP – FLOPS – POR FLANCO // D

F-F en transición Set a Reset en flanco positivo de Clk.

 FLIP – FLOPS – POR FLANCO // D

F-F D y tabla de verdad, flanco positivo, formado por F-F SR e inversor.

FLIP – FLOPS – POR FLANCO // D - Ej.
Dadas las formas de onda para la entrada D y el
reloj, determinar la onda de salida Q si el flip-
flop parte del estado RESET.
 FLIP – FLOPS – POR FLANCO // JK

Diagrama lógico simplificado de un flip-flop J-K disparado por flanco positivo.

 FLIP – FLOPS – POR FLANCO // JK

Transiciones que ilustran el modo de basculación cuando J = 1 y K = 1.

 FLIP – FLOPS – POR FLANCO // JK

Tabla de verdad de un flip-flop J-K disparado por flanco positivo.

FLIP – FLOPS – POR FLANCO // JK – Ej.
Las formas de onda de entrada se aplican a las
entradas J, K y de reloj, tal y como se muestra.
Determinar la salida Q suponiendo que el flip-
flop se encuentra inicialmente en estado RESET.
FLIP – FLOPS – POR FLANCO // JK – Ej.
Las formas de onda se aplican al flip-flop que se
muestra. Determinar la salida Q, comenzado en
el estado RESET.
FLIP – FLOPS

¿…?
 FLIP – FLOPS
Consulta los • 555
siguientes • 74121
dispositivos lógicos • 74XX75
de función fija:
• 74XX112
• 74XX74
• 74XX279
• 74XX122
 FLIP – FLOPS // Consulta.
• Aestable. • Reloj de
• Basculación. propagación.
• Biestable. • Set / Reset.
• Clear. • Síncrono.
• Preset. • Tiempo set-up /
• Monoestable. hold.
• Reloj. • Temporizador.
Gracias …