AnÁlisis y DiseÑo de Circuitos Secuenciales

El Análisis y Diseño de Circuitos Secuenciales se encuentra estrechamente relacionado con el control secuencial, denominado también control lógico o control binario. En los sistemas de control secuencial las entradas y las salidas son de tipo binario y determinan una serie de pasos para la operación de un proceso. Las entradas por lo general son: pulsadores, interruptores, microinterruptores, fines de carrera o detectores de proximidad. Las salidas pueden ser: Válvulas solenoides, cilindros neumáticos, contactores para arranque y parada de motores, pilotos de señalización, alarmas, etc. Cuando el sistema de control secuencial es pequeño se realiza con circuitos digitales combinatorios y secuenciales. Cuando es grande se realiza con PLC´s (Controladores Lógicos Programables), microcomputadores, microprocesadores especiales para control secuencial y por software en PC. En este capitulo se mostraran las metodologías básicas para el Diseño de Circuitos Secuenciales y su aplicabilidad en dispositivos secuenciales para funciones específicas. Teoría de MÁquinas de Estado (FSM) La teoría de máquinas de estado es el nombre con el que se conocen los métodos de Análisis y Diseño de Circuitos Secuenciales Sincrónicos. Esta lección constituye una introducción al tema del capítulo, donde se definirá lo que son las máquinas de estado y los conceptos básicos para entender la metodología de Análisis y Diseño de Circuitos Secuenciales. Las máquinas de estado son circuitos secuenciales que se encuentran constituidos por una etapa combinacional y una etapa de memoria, relacionadas de tal forma que conforman un sistema secuencial para algún propósito especial. Los registros y contadores con entradas asincrónicas son ejemplos de este tipo de sistemas secuenciales. MÁquinas de Estado de Mealy y Moore Los circuitos secuenciales se clasifican dentro de una categoría conocida como máquinas de estado, de la cual se distinguen comúnmente dos tipos:

Máquina de Mealy: En esta máquina de estados las salidas se encuentran determinadas por el estado interno del sistema y por las entradas no sincronizadas con el circuito. El diagrama de bloques representativo de esta máquina se muestra en la figura 7.1.1. donde se observa que las salidas del sistema son tanto sincrónicas como asincrónicas.

Figura 7.1.1. Maquina de estados de Mealy

Máquina de Moore: Las salidas solo dependen del estado interno y de cualquier entrada sincronizada con el circuito, como se observa en la figura 7.1.2. donde

las salidas del sistema son unicamente sincrónicas. Un ejemplo de este tipo de máquinas de estado son los contadores (ver capítulo 6).

Figura 7.1.2. Maquina de estados de Moore Los circuitos secuenciales se caracterizan por tener una etapa combinacional y otra de memoria conformada por flip-flops. En la figura 7.1.3. se puede observar un ejemplo particular de este tipo de circuitos, el cual corresponde a una Maquina de estado de Mealy. Observe que hay salidas que dependen de la etapa de memoria y hay una salida que depende directamente de la etapa combinatoria.

Figura 7.1.3. Circuito Secuencial de ejemplo Con base en el circuito de la figura 7.1.3. se dará una descripción de las herramientas básicas que son empleadas para el Análisis y Diseño de Circuitos Secuenciales. Entre estas herramientas se encuentran las ecuaciones lógicas, las los diagramas de estado, las tablas de estado, las tablas de transición y los mapas de Karnaugh. Ecuaciones Lógicas Las ecuaciones lógicas son funciones que definen la relación existente entre los estados de entrada y los estados de salida del sistema. Para determinar las ecuaciones lógicas de la máquina de estados de la figura 7.3.1. inicialmente se deben identificar los estados siguientes. Estos estados corresponden a aquellos que ocurren después de una transición en la señal de reloj de los flip-flops. Recuerde que para los flip-flops tipo D el estado siguiente (Qi+1) es igual al estado de la entrada D. Teniendo en cuenta lo anterior las ecuaciones lógicas para los flip-flops A y B del circuito de la figura 7.1.3 serían las siguientes: A = DA = A·X + B·X B = DB= A’·X La salida Y esta dada por: Y = (A + B)·X’ Observando esta última ecuación se concluye que la salida (Y) es función del estado presente del sistema (A y B) y de la entrada asincrónica (X).

Las ecuaciones lógicas en los circuitos secuenciales tienen una estructura formada por dos clases de estados: • • Los estados siguientes, los cuales se agrupan al lado izquierdo de la expresión y representan las variables dependientes del sistema. El estado de estas variables cambia en el momento que ocurra un transición en la señal de reloj. Los estados actuales y entradas del sistema. Agrupados al lado derecho de la exprexión, constituyen las variables inpendientes, las cuales pueden o no cambiar en sincronía con el sistema.

Cuando las ecuaciones de estado contienen varios términos, se pueden simplificar empleando metodologías de reducción de términos como Algebra de Boole, Mapas de Karnaugh, o mediante el Algoritmo de Quine-McCluskey , las cuales fueron presentadas en el Capitulo 2. Tablas de Estado Una tabla de estado es un listado que contiene la secuencia de los estados de entradas, estados internos y salidas del sistema, considerando todas las posibles combinaciones de estados actuales y entradas. Las tablas de estado por lo general se divididen en tres partes: estados actuales, estados siguientes y salidas, tal como se muestra en la tabla 7.1.1. Estados actuales Entrada Estados siguientes Salida A B X A B Y 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 1 1 0 0 0 0 1 1 1 1 0 1 Tabla 7.1.1. Tabla de estado (circuito Figura 7.1.3) La tabla de estado para un circuito secuencial con m flip-flops y n entradas tiene 2m+n filas. El estado siguiente tiene m columnas, y el número de columnas depende del número de salidas. Existe una forma mas conveniente de organizar la información en la tabla de estado, la cual se muestra en la Tabla 7.1.2, donde los estados se agrupan de tal modo que la tabla se puede traducir a un diagrama de estados. Al igual que la tabla anterior esta tiene tres secciones: estados actuales, estado siguientes y salidas, sin embargo los estados se agrupan dependiendo del valor de las entradas. La sección de estados actuales agrupa los estados que ocurren antes de una transición en la señal de reloj, la sección de estados siguientes lista aquellos que ocurren después de la transición del reloj y la sección de salidas reúne los estados que se dan en el mismo instante de los estados actuales. Estado Actual AB 00 01 10 Estado Siguiente Salida X=0 X=1 X=0 X=1 AB AB Y Y 00 01 0 0 00 11 1 0 00 10 1 0

1. teniendo en cuenta las entradas y salidas.2 Las líneas que salen y regresan al mismo círculo indican que no hay cambio en el estado. A manera de ejemplo observe la línea que une los estados 00 y 01 en el diagrama de estado de la figura 7.2. y que después de que ocurra una transición en la señal de reloj el estado cambia a 01. J y K son las entradas de los flip-flops. Se plantea como ejercicio verificar la información de la tabla.3. Esta línea marcada como 1/0 indica que el circuito secuencial se encuentra en el estado 00 mientras la entrada X=0 y la salida Y=0.11 00 10 1 0 Tabla 7. Diagrama de estados correspondiente a la Tabla 7.1.1. La información sombreada en la tabla se interpreta de la . Tabla de estado (forma simplificada) Haciendo un análisis de la operación del circuito de la figura 7. La tabla contiene los estados actuales y siguientes según el estado de las entradas de los flip-flops.2. los estados de las salidas se comportan tal como se resume en la tabla 7. Los circulos representan los estados del circuito secuencial y cada uno de ellos contiene un número que identifica su estado. Tablas de Transición de flip-flops Las tablas de transición se usan en conjunto con las de estado y representan la tabla de verdad de los flip-flops con los cuales se desea implementar el circuito secuencial.1. cuando se presentan la entrada y salida indicados.4. Transiciones de Salida Entradas al flip-flop Qi Qi+1 J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0 Tabla 7. se puede observar lo siguiente: Cuando la variable X=0 los estados actuales A y B cambian a 0 después de la transición de reloj . Tabla de transición del flip-flop JK En la tabla. Diagramas de Estado Un diagrama de estados es una representación gráfica que indica la secuencia de los estados que se presentan en un circuito secuencial. estos dos números corresponden a la entrada y salida presentes antes de la transición. El diagrama se forma con círculos y líneas. Las líneas indican las transiciones entre estados y se marcan con dos números separados por un (/).1. Qi corresponde al estado actual y Qi+1 al estado siguiente.3 corresponde a la tabla de transición del flip-flop JK. Figura 7.1.1.4.3. y cuando X=1.1. La tabla 7.

Mapas de Karnaugh Generalmente la tablas de estado y de transición de los flip-flops se fusionan en una sola para agrupar la información de tal forma que permitan construir los Mapas de Karnaugh para simplificar las funciones lógicas.1. En la siguiente lección se explicara de una forma detallada el procedimiento para el Diseno de Circuitos Secuenciales.5 corresponde al Mapa de karnaugh de la entrada J1.5.1. Figura 7.1. Estado Actual Estado Siguiente Entradas de los flip-flop Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 0 0 0 0 0 1 0 X 0 X 1 X 0 0 1 0 1 0 0 X 1 X X 1 0 1 0 0 1 1 0 X X 0 1 X 0 1 1 1 0 0 1 X X 1 X 1 1 0 0 1 0 1 X 0 0 X 1 X 1 0 1 1 1 0 X 0 1 X X 1 1 1 0 1 1 1 X 0 X 0 1 X 1 1 1 0 0 0 X 1 X 1 X 1 Tabla 7. El diseño de estos circuitos inicia a partir de las especificaciones y finaliza con las funciones lógicas. La tabla 7. En la figura 7. Mapa de Karnaugh para el estado J1 Observe que cada celda en el mapa representa uno de los estados actuales de la secuencia en la tabla de estado. . Una vez asignados todos los estados posibles a cada celda en el Mapa de Karnaugh se procede a simplicar y deducir las exprexiones lógicas. La figura 7. AnÁlisis y DiseÑo de Circuitos Secuenciales SincrÓnicos La gran mayoría de los circuitos digitales contienen flip-flops y compuertas para realizar funciones específicas. Las regiones sombreadas en la tabla indican que el estado Qi cambia estando presentes las entradas Ji y Ki correspondientes después de una transición del reloj.4.siguiente forma: cuando el estado presente de la salida Q=0 y las entradas J=1 y K=X (X indica una condición de no importa. 1 o 0).5 se observa que la expresión correspondiente a la entrada J1 es: J1 = Q0 Esta expresión indica que en el circuito lógico la salida Q0 debe ir conectada a la entrada J1.1.1.1. Tabla de estado y transición de un contador de 3 bits Los Mapas de Karnaugh se emplean para definir la lógica de las entradas de los flipflops y se debe hacer uno para cada una de las entradas. de la tabla de estado 7. después de un pulso de reloj en el flipflop la salida cambia al estado siguiente Q=1. Observe que esta tabla incluye las entradas J y K para cada una de la transiciones (estado actual a estado siguiente).4 corresponde a una tabla de estado de un contador de tres bits con flip-flops JK. de las cuales se obtiene el circuito lógico.4.

Para representar los cuatro estados se usarán dos flipflops identificados como A y B de tipo JK. Ejemplo Diseñar el circuito secuencial del proceso que se cumple de acuerdo al diagrama de estados de la figura 7. Diagrama de estados Paso 2. Elaboración de la tabla de estados 4. Adicionalmente observe que los estados 00 10 y 11. para identificar la secuencia de estados que deseada. volviendo de esta forma al estado AB=10. Paso 1.2. y la entrada será identificada como X. Construcción del diagrama de transición 3. Asignación de estados 2.2. Los circuitos secuenciales se pueden analizar y diseñar siguiendo un procedimiento claramente definido que consiste en los siguientes pasos: 1. se deduce la lógica combinatoria necesaria para generar la secuencia de estados. Figura 7. después al estado 00 y finalmente al estado 01. Realización de circuitos lógicos Para explicar este método se desarrollará un ejemplo aplicado a un diseño particular. Paso 3. Luego de seleccionar el número y tipo de flip-flops con los cuales se desea hacer el diseño.1. Obtención de ecuaciones o funciones lógicas 5. Entrada Estado Actual Estado Siguiente Excitaciones X A B A B JA KA JB KB 0 0 0 0 0 0 X 0 X 1 0 0 0 1 0 X 1 X . Elaboración de la tabla de estados A partir del diagrama de estados y de la tabla de transción del flip-flop JK se puede contruir la tabla de estados (ver tabla 7.1).2.Inicialmente se debe crear una tabla de estado o representación equivalente.2. Asignación de estados Este proceso tiene cuatro estados. se mantienen cuando X=0 y el estado 01 se mantiene cuando X=1.1 corresponde al diagrama de transición. una entrada y no tiene salidas (se pueden considerar como salidas las de los flip-flops). Analizando este diagrama se observa que el estado 10 se mantiene mientras X=0 y en el momento que X=1 pasa al estado 11. Contrucción del diagrama del transición o de estado La figura 7.1. hasta el momento que nuevamente X=0.

y consiste en implementar la lógica combinacional a partir de las ecuaciones lógicas obtenidas en el paso anterior para las entradas J y K de los flip-flops.0 1 0 1 0 1 0 0 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 0 0 1 0 1 1 0 1 0 X X X X X X 0 0 0 1 X X 0 1 X X 1 0 X X 0 1 Tabla 7. ya que estas permiten simplicar las funciones lógicas y por tanto el tamaño del circuito lógico.2. Figura 7. JB. Paso 4. se efectúan mediante el uso de compuertas e inversores y en la figura 7. KA. mediante el uso de Mapas de Karnaugh. JB y KB) y el objetivo es deducir la lógica combinatoria de estado siguiente.3. A continuación en la figura 7. En este paso se obtienen las funciones lógicas para las entradas de los flip-flops (JA. . se muestran los Mapas de Karnaugh y las funciones lógicas correspondientes. KA y KB Paso 5.2. se muestra el diseño final del circuito lógico. Las conexiones correspondientes.2.1.2.2. Obtención de ecuaciones o funciones lógicas.2. Realización de circuitos lógicos Este es el ultimo paso del diseño. Mapas de Karnaugh para las entradas JA . Tabla de estado Para la simplificación de los circuitos combinatorios es conveniente que se presenten condiciones de"no importa".

A diferencia de las entradas de los flip-flops JK. excepto que ahora se tiene en cuenta la salida (Y).2.2. Tabla de estado Paso 1. Observe que esta tabla es la misma del ejemplo anterior.2. En esta sección veremos como se realiza el diseño de circuitos secuenciales mediante el uso de flipflops tipo D. Para representar los cuatro estados se usarán dos flip-flops D identificados como A y B.3. Asignación de estados Este proceso al igual que el ejemplo anterior tiene cuatro estados de dos bits (AB).3 se hizo con flip-flops JK.2. las entradas en los flip-flops D corresponden exactamente a los estados siguientes. En el siguiente ejemplo se verá como realizar el diseño de circuitos secuenciales con flip-flops D. Paso 2. Circuito Lógico del Diseño Diseño de Circuitos Secuenciales con flip-flops D El diseño del circuito de la figura 7.2.4 se observa el diagrama de estado. En la figura 7. pero adicionamente se agregó una salida (Y).Figura 7. Construcción del diagrama del transición o de estado El diagrama de transición es el mismo del ejemplo anterior. Ejemplo Realizar el diseño del circuito lógico correspondiente a la tabla de estado 7.2. Entrada Estado actual Estado siguiente Salida X A B A(DA) B(DB) Y 0 0 0 0 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 0 1 0 1 0 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 0 0 0 Tabla 7. una entrada (X) y una salida (Y). Por esta razón en la tabla de estado no se requiere una columna independiente para las excitaciones.2. .

Diagrama de estados .5.2.2.2.2.Figura 7. Para este ejemplo inicialmente se dió la tabla de estados. y Y Paso 5. Mapas de Karnaugh para las entradas DA . la cual se observa en la tabla 7. Paso 4. En la figura 7.4.5 se muestran los Mapas de Karnaugh y las funciones lógicas correspondientes.Ejemplo 2 Paso 3. Obtención de ecuaciones o funciones lógicas. se efectúan mediante el uso de compuertas e inversores y en la figura 7. DB) y la salida (Y).2.2.6 se muestra el diseño del circuito. Las conexiones correspondientes. Elaboración de la tabla de estado. En este paso se deben obtener las funciones lógicas para las entradas de los flip-flops (DA. Figura 7. . Realización de circuitos lógicos Con las ecuaciones lógicas obtenidas en el paso anterior se puede implementar el circuito lógico. DB.

Tabla de estado . es conveniente emplear los estados no usados como condiciones que no importa. Tabla 7. Observe que en cada mapa los estados resaltados en rojo corresponden a los estados no usados.3. 1110 y 1111) .6.7.2. B. KB. Circuito Lógico Estados no usados Durante el diseño de los circuitos secuenciales para simplificar las representaciones lógicas. Para ilustrar como emplear estos estados. 1100. C y X. Note que en esta tabla hay seis estados que no están presentes (0000.2.2. Las seis filas de la tabla correspondientes a estos estados se identifican como estados X (1 o 0) o condiciones de "No importa" Estado actual Entrada Estado siguiente Excitaciones Salida A B C X A B C JA KA JB KB JC KC Y 0 0 1 0 0 0 1 0 X 0 X X 0 0 0 0 1 1 0 1 0 0 X 1 X X 1 0 0 1 0 0 0 1 1 0 X X 0 1 X 0 0 1 0 1 1 0 0 1 X X 1 0 X 0 0 1 1 0 0 0 1 0 X X 1 X 0 0 0 1 1 1 1 0 0 1 X X 1 X 1 0 1 0 0 0 1 0 1 X 0 0 X 1 X 0 1 0 0 1 1 0 0 X 0 0 X 0 X 1 1 0 1 0 0 0 1 X 1 0 X X 0 0 1 0 1 1 1 0 0 X 0 0 X X 1 1 . los cuales se han . JC y KC) y la salida (Y). KA.3.Condiciones de "no importa" Los mapas de karnaugh correspondientes a las entradas de cada flip-flop (JA.2.Figura 7. al momento de elaborar los Mapas de Karnaugh. 1101. Teniendo en cuenta todas las posibles combinaciones de las variables A. observe la tabla 7. se muestran en la figura 7. 0001. JB. Estos estados se identifican con una (X) en los Mapas de Karnaugh.

Figura 7. debido a que no existen pulsos de reloj. que en otros términos representará obviamente un menor tiempo de desarrollo y costo de implementación. Esto implica una reducción en las expresiones lógicas y por consiguiente en el tamaño del circuito. AnÁlisis de Circuitos Secuenciales AsincrÓnicos El análisis de Circuitos Asincronicos es similar al analisis de los circuitos sincrónicos. Mapas de Karnaugh. .2.incluido como condiciones "no importa" para simplificar la mayor cantidad de variables en las expresiones. Mapas de Karnaugh para las entradas a los flip-flops Como conclusión sobre esta sección. como referencia de tiempo para controlar los cambios de estado.7 y hacer el diseño del circuito secuencial sin tener en cuenta los estados no usados para comparar los dos casos y notar las diferencias. podemos decir que es recomendable incluir los estados no usados en el diseño de los circuitos secuenciales. Se plantea como ejercicio hacer el diagrama lógico correspondiente a las ecuaciones halladas a partir de los mapas de Karnaugh de la figura 7.7.2. sin embargo estos circuitos requieren un tratamiento particular. Para mas información sobre simplificación de funciones lógicas ver la Lección 4.

debido a la posible ocurrencia de estados indeterminados en las salidas. Los mapas de Karnaugh contienen los estados secundarios versus los estados de salida. Los estables son aquellos en los que el valor de estado presente es igual al estado siguiente. donde algunas de sus salidas se unen a las entradas formando lazos de realimentación. 2.1. Se pueden presentar estados estables e inestables.1 se observa un diagrama de bloques descriptivo de este tipo de sistemas secuenciales. Los Circuitos Secuenciales Asincrónicos se clasifican dependiendo del tipo de entradas o del cambio en el tiempo de las estas. Diagrama de bloques de un Circuito Asincrónico Activado por Nivel Veamos la descripción y características de este esquema. el cual se desarrolla en los siguientes pasos: 1. a continuación se describe un procedimiento para analizar los estados lógicos. Las variables en minúscula (yn) corresponden a las variables secundarias en el instante t (Yt). y las variables en mayúscula corresponden a las variables secundarias en el instante t+1 (Yt+1). y los inestables son aquellos en los que el valor del estado presente es diferente al estado siguiente. En este tipo de sistemas secuenciales no se permiten cambios en forma simultánea en las variables de entrada. es decir que un cambio en tales variables produce un cambio sobre el estado interno. Hallar las ecuaciones lógicas para las variables de excitación y salida del circuito. En la figura 7. Circuitos Asincronicos Activados por Nivel (Modo Fundamental) Los circuitos asincrónicos operando de esta forma fueron los primeros que se implementaron en los inicios del análisis de los sistemas secuenciales en Electrónica Digital y se encuentran constituidos por un sistema combinacional. Elaborar los mapas de Karnaugh para los estados de las variables de excitación y salida a partir de las ecuaciones halladas. • La variable t representa el tiempo de retardo mínimo para que ocurra una transición y corresponde al retardo que ocurre cuando una señal viaja a través de una o más compuertas del circuito secuencial. Figura 7.3. • • • Para observar los fenómenos que pueden ocurrir en este tipo de sistemas.En los Circuitos Cecuenciales Asincrónicos las variables de entrada actuan directamente sobre el sistema. en dos grupos: los Circuitos Asincrónicos en Modo Fundamental y los Circuitos Asincrónicos en Modo Pulso. .3.

x2). Según la lógica del circuito se deducen las siguientes expresiones para los estados de excitación y salida.3. Para analizar la tabla de flujo. deberán considerarse movimientos horizontales. Partiendo de las expresiones lógicas anteriores y teniendo encuenta todas las posibles combinaciones de las variables x1.3. sin cambio en las entradas. reemplazando cada estado estable de excitación con el mismo nombre que tiene asignado el estado secundario. Localizar e identificar todos los estados estables e inestables en el mapa de Karnaugh de las variables de excitación. por esta razón las expresiones son las mismas. una variable de estado interno o secundaria (y) y una variable de salida o exitación (Y=z).3. Y = x1·x2' + x2·y z = x1·x2' + x2·y • Elaboración de Mapas de Karnaugh para las variables de excitación y salida. Figura 7.3. y movimientos verticales cuando se dén transiciones de estados inestables a estados estables. Figura 7. Comparando este circuito con el de la figura 7. se observa que la variable de excitación corresponde a la variable de salida. Mapa de Karnaugh para estados de excitación y salida .2.1. 5. 4.2. x2 y y se puede llegar al mapa de Karnaugh de la figura 7.3. • Obtención de las ecuaciones lógicas del circuito. Elaborar una tabla de flujo. Asignar un nombre (pueder ser un caracter) a cada fila de la tabla.3.3.3. cuando ocurran cambios en las entrada. Para ilustrar el proceso de análisis se desarrollará un ejemplo basado en el circuito de la figura 7. Circuito Secuencial Asincrónico de ejemplo Este circuito tiene dos variables de entrada (x1. así como el de los estados inestables. Los estados estables ocurren cuando yt = Yt. y los estados inestables cuando yt≠ Yt. el cual es el mismo para Y como para z.

observe el estado sombreado (1) en la figura 7.3.Esta tabla indica los cambios en el estado de la varible Y después de un cambio en las entradas x1 y x2.3. Los cambios en los estados internos ocurren únicamente por la presencia de un pulso en las terminales de entrada. Cada estado de entrada.4 se muestra la tabla de flujo. Flujo de estados Circuitos Asincronicos Activados por Pulso (Modo Pulso) Los circuitos asincrónicos operando de este modo son similares a aquellos que operan en modo fundamental. Las filas de la tabla seán identificadas como a y b para identicar los estados 0 y 1 de la variable Y. una de las entradas debe ser un pulso. debido a que no hay cambios en el estado siguiente. A manera de ejemplo.3. desencadena únicamente un cambio en el estado interno del circuito. donde se observa la transición de estados a y b según el estado de las entradas.3.3. Figura 7. Tabla de flujo o transición de estados lógicos. basta observar si los estados actuales cambian al alterar las entradas. el cual indica que el estado actual Y=0 cambia a Y=1 cuando las entradas son x1=x2=1. . en la figura 7.5 se observa un diagrama de bloques ilustrativo sobre este tipo de sistemas. De la figura 7.3 se pueden deducir las estados estables e inestables. Asignación de nombres a cada fila de la tabla de excitación.3.3.4. Teniendo en cuenta lo anterior se puede concluir que los estados inestables son aquellos que estan sombreados y los demás son estables. Circuito Asincrónico Activado por Pulsos Un circuito secuencial activado por pulsos. en la figura 7. • • Figura 7. se caracteriza por cumplir las siguientes condiciones: • • • Como mínimo.5. Teniendo en cuenta que los estados de las entradas no deben tener cambios simultaneamente. • Localización de estados estables e inestables. excepto que las señales de entrada corresponden a pulsos que se ocuren de forma asíncrónica.

3. .3. se tiene: S = x1·y' R = x2·y z = x1·y A partir de las expresiones lógicas se puede construir el diagrama de tiempos para las variables del circuito.6. Teoría de máquinas de estado (FSM)) • Para entender el funcionamiento de este tipo de circuitos. lo cual es una característica particular de las entradas de estos sistemas secuenciales.3. En caso de incumplirse esta condición la única forma de analizar el circuito es con un diagrama de tiempos. R y z.7. Circuito Asincrónico de Ejemplo Para comenzar el análisis considere que los pulsos de entrada ocurren en la secuencia que se observa en la figura 7. Existen dos tipos de circuitos en esta modalidad de funcionamiento: La máquina de estados de Mealy y Moore (Ver Lección 1.8 se observan las transiciones de los estados correspondientes a la secuencia de las señales de entrada. Secuencia de pulsos para x1 y x2 Para analizar el estado de las variables del circuito se deben deducir las expresiones lógicas para S.6.3.3. Note que los estados de las entradas son complementarios y las transiciones ocurren en instantes de tiempo diferentes.7. se desarrollará un ejemplo con base en el circuito de la figura 7.6. Figura 7. Figura 7. En la figura 7.3. De la figura 7.• No se permiten dos o más pulsos en forma simultánea en las señales de entrada.

3. Diagrama de tiempo del circuito de la figura 7. Esta tabla de estados se puede simplificar aun mas debido a que el estado 00 no implica ningún cambio en los estados del circuito.10.10. con los cuales se harán uso de las herramientas de análisis y diseño de circuitos secuenciales: la implementación de un semáforo y un control de un motor de pasos.3. Teniendo presente esta condición. sin alterar el análisis.9 se reduce a la figura 7. En la mayoría de sistemas digitales encontrados en la práctica se incluyen elementos que memorizan la información. por lo cual se requieren de circuitos secuenciales. Estados de Excitación y Salida Ejemplos de Control Secuencial Los sistemas combinacionales y secuenciales tienen gran variedad de aplicaciones en la vida real. El semáforo tiene cuatro estados. Rojo y Rojo/Amarillo. Amarillo.9 muestra los estados siguientes y los estados de salida de la forma "estado siguiente/estado salida" (y/z). Figura 7. los cuales se pueden representar con 2 flip-flops.3.3. El objetivo de esta lección consiste en dar aplicabilidad a la teoría vista en este capítulo.3.Figura 7. la figura 7.3. Observe que los estados de las entradas son complementarios.8.9. Figura 7. de los cuales se pueden obtener 8 estados. sin embargo para asignar el tiempo de duración de cada estado se emplearan 3 flip-flops. mediante dos ejemplos sencillos. así que la columna correspondiente se puede suprimir. Estados de Excitación y Salida En la tabla no se tuvo en cuenta la columna correspondiente a la entrada x1x2=11.6 La figura 7. Implementación de un Semáforo Construir el circuito lógico para un semáforo que responda a la siguiente secuencia: Verde. debido a que los circuitos secuenciales asincrónicos no admiten entradas activas de forma simultanea. lo cual es característico de una señal pulsada. cuyos tiempos se pueden distribuir de la siguiente forma: • • • Verde (3 ciclos) Amarillo (1 ciclo) Rojo (3 ciclos) .3.

El primer paso para realizar el diseño consiste en asignar los estados lógicos. En la figura 7. Esta asignación de estados se puede hacer de forma libre y no necesariamente debe corresponder a una secuencia binaria. en este caso por comodidad sean establecido de esta forma para implementar el circuito con base en un contador sincrónico de tres bits. Color Verde> Amarillo Rojo Rojo-Amarillo Salidas de los flip-flops Salidas al Semáforo Q2 Q1 Q0 V A R 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 1 Tabla 7.1.4.4. a partir del cual se realizará el diseño.4.1. Contador de tres bits El siguiente paso consiste en deducir la logica combinacional adicional para generar los estados de las variables V. Para ello se deben construir los mapas de Karnaugh y obtener las ecuaciones lógicas. A y R. Figura 7. El objetivo de hacer uso del contador es emplear sus salidas (Q2.1.2 se muestran los mapas con las ecuaciones resultantes para cada variable. sin embargo.4.1 se observa un contador sincrónico de tres bits construido con flipflops JK.4. Q1 y Q0) para generar los estados de las variables V. Amarillo y Rojo) del semáforo. como se puede notar en la tabla 7.• Rojo-Amarillo (1 ciclo) Donde cada ciclo representa una transición en la señal de reloj. . Observe que la duración de la secuencia de los cuatro estados es de 8 ciclos. Asignación de estados En la figura 7. A y R (Verde.

Circuito Lógico Motor paso a paso operando en forma unipolar Un motor de pasos es un tipo especial de motor diseñado para rotar un determinado ángulo como respuesta a una señal en su circuito de control.4.4. Animación 7. Estos motores se utilizan en varios sistemas de control de posición debido a la presición que manejan. como el que se indica en la figura 7. Observe la foma en que debe ser conectado para hacer el control.1.4.4.2. Mapas de Karnaugh Con las expresiones obtenidas solo resta agregar la lógica al contador de la figura 7. .1.Figura 7.4.3. Los que tienen una bobina por fase se conocen como motores de tres hilos y los que tienen dos bobinas por fase se conocen como motores de devanado partido. El diseño del final del circuito de muestra en la animación 7. Este tipo de motor puede tener una o dos bobinas por fase. Para este ejemplo se empleará un motor de fase partida.1.

los cuales corresponden a la posición de los interruptores se indican en la tabla 7. Figura 7. Secuencia de estados de los interruptores (4 pasos) Los interruptores se pueden controlar de dos formas. En la figura 7. se puede notar que los estados de los interruptores S1 y S2. lo cual simplifica el diseño del circuito. consiste en asignar los estados lógicos y seleccionar el tipo de flip-flop con el cual se implementará el circuito lógico. En la tabla 7.2.4. Motor de pasos de devanado partido En este ejemplo se hará el diseño del circuito de control para manejar cuatro pasos. al igual que los interruptores S3 y S4.4. ya sea con tiristores (SCR's) o mediante el uso de relevos.2.4. debido a que sus estados son el complemento de S1 y S3 respectivamante.4. Note que las variables S2 y S4 no se tuvieron en cuenta. Numero de paso 1 2 3 4 Estado de los interruptores S1 S2 S3 S4 ON OFF OFF ON ON OFF ON OFF OFF ON ON OFF OFF ON OFF ON Tabla 7.4. Interruptor por relevo y de estado solido Observando la tabla 7.3.3 se relacionan los estados lógicos de las salidas y los estados de las entradas j y k de los flip-flops.4.4. son complementarios.Figura 7. .2.4.4 se observan las dos opciones para manejar los interruptores. El primer paso para realizar el diseño de la unidad de control.

6. Tabla de estado El siguiente paso consiste en construir los mapas de Karnaugh para los estados de los flip-flops (J1. Figura 7. J3.Estado Actual Entrada Estado Siguiente Estadas de los flip-flops S1 S3 D S1 S3 J1 K1 J3 K3 1 0 0 0 0 X 1 0 X 1 1 0 1 0 X 0 X 1 0 1 0 1 1 1 X X 0 0 0 0 0 1 0 X 1 X 1 0 1 1 1 X 0 1 X 1 1 1 0 1 X 1 X 0 0 1 1 0 0 0 X X 1 0 0 1 1 0 1 X 0 X Tabla 7. Tales estados se indican en los mapas de Karnaugh mostrados en las figura 7. Diseño final del circuito lógico .4.4.6.4.5. el cual se muestra en la figura 7. K3). Figura 7.4.4.3.5 con las ecuaciones lógicas correspondientes. Mapas de Karnaugh El último paso del diseño consiste en construir el circuito lógico a partir de las ecuaciones lógicas obtenidas. K1.

Observe que los estados S2 y S4 no se tuvieron en cuenta en el diseño debido a que los flip-flops por defecto entregan en sus salidas una variable y su complemento. A continuación veremos estas dos categorías de PLDs y sus diferencias. Debido a que los flip-flops tienen esta característica. PLD's Secuenciales En la mayoría de las aplicaciones en electrónica digital se requiere del almacenamiento de información de forma temporal para efectuar operaciones lógicas. la gran parte de los PLDs existentes en el mercado tienen incorporados estos dispositivos en su estructura interna. Los PLDs secuenciales se encuentran clasificados en dos tipos: "no reprogramables" y "reprogramables". Su diferencia con los PLDs combinatorios se debe a que el estado de las salidas se almacena en flip-flops cuando se presenta un flanco activo en la señal de reloj del PLD. Los PLDs secuenciales se componen de un arreglo programable de compuertas AND seguido de un arreglo fijo de compuertas OR. donde se puede notar lo siguiente: • Todos los flip-flops se encuentran conectados a una señal común de reloj. como en los circuitos secuenciales sincrónicos.1. Estos dispositivos son conocidos por la sigla PAL (Programmable Array Logic). 2 entradas de alimentación (pines 10 y 20).1 se muestra un PLD secuencial PAL16R6. de tal manera que no es posible hacer modificaciones posteriores al estado de los fusibles. dispuestos de la misma manera que en los PLDs combinatorios.1. los cuales se distribuyen de la siguiente forma: • • • • • 8 entradas principales (pines 2 a 9). . Este PLD tiene la posibilidad de obtener 10 entradas como máximo y 6 salidas de registro con flip-flop tipo D. quedando únicamente operando con la lógica definida por las conexiones internas programadas. además de la ventaja que ofrecen para reducir el tamaño de los circuitos. en el cual se dieron los detalles sobre su estructura y funcionamiento. Se puede agregar que los PLDs facilitan el ruteado de las placas de circuito impreso debido a la libertad de asignación que proporcionan. 8 salidas (pines 12 a 19). 1 entrada de reloj (pin 1). PLDs no reprogramables En este tipo de PLD's es posible programar el arreglo de compuertas sólo una vez. Estos dispositivos lógicos se conocen como PLDs de registro y son empleados para construir máquinas de estado de propósito especial. En esta lección veremos la descripción de algunos PLDs secuenciales de uso comercial. Este dispositivo tiene 20 pines. En la figura 8. se observa la estructura interna de este PLD. 1 entrada de habilitación (pin 11).1. En la Figura 8. En este capitulo veremos la arquitectura de algunos PLDs de uso general y ejemplos de programación para aplicaciones particulares mediante el Programa ABEL. Arquitectura de Diversos PLD's Secuenciales En el capítulo 4 vimos la descripción y arquitectura de los PLD's combinatorios. y además permiten realizar modificaciones posteriores del diseño.

1.1.1. Existen dos pines especiales IO1 e IO8. Los PLDs de la familia PAL20XX tienen un arreglo de compuertas similar con 20 variables. Los PLDs PAL16XX indicados en la tabla tiene el mismo arreglo de compuertas de 16 variables.1. En la tabla 8. lo cual permite crear lazos de realimentación. lo cual permite implementar contadores y registros.• • • Cada una de las salidas de los flip-flops pasa por un buffer triestado cuya señal de habilitación es común para los demás buffers de las salidas. los cuales son bidireccionales y se pueden configurar como entrada o como salida.1 se observa una lista de algunos PLDs secuenciales de uso general.1. Descripción de PLDs secuenciales no reprogramables de uso general .1. Entradas Nº de por PLD pines compuerta AND PAL16R4 20 16 PAL16R6 20 16 PAL16R8 20 16 PAL20R4 24 20 PAL20R6 24 20 PAL20R8 24 20 Salidas Salidas Entradas Salidas combinacionales tipo principales combinacionales bidireccionales registro 8 8 8 12 12 12 4 2 0 4 2 0 4 6 8 4 6 8 0 0 0 0 0 0 Tabla 8. Las salidas de los flip-flops retornar hacia el arreglo de compuertas.2 se observan los esquemas lógicos de los PLDs relacionados en la tabla 8. En la figura 8.

Figura 8. En la Figura 8. Arquitectura de Diversos PLD's Secuenciales . Diagramas lógicos de PLDs secuenciales no reprogramables (Copyright © 1999 by John F.4. (Copyright © 1999 by John F.4 se observa la estructura interna de una de estas celdas en sus dos configuraciones disponibles (salida secuencial y salida combinacional). 1 entrada de reloj (pin 1).1. La macrocelda corresponde al conjunto de elementos agrupados en cada salida. Wakerly) PLDs reprogramables Estos PLDs utilizan tecnología EEPROM (Electrical Erasable Programmable ROM) y se conocen con el nombre de GALs (Generic Array Logic). Figura 8. Este dispositivo tiene 20 pines distribuidos de la siguiente forma: • • • • • 8 entradas dedicadas (pines 2 a 9). Wakerly). Las salidas se pueden programar como salida secuencial o como salida combinacional dependiendo del estado de los fusibles de selección ubicados en la macrocelda lógica de cada salida. 8 salidas de registro programables (pines 12 a 19).3 se observa la arquitectura de una GAL16V8. Estas celdas son conocidas como OLMCs de la sigla en inglés Output Logic MacroCell y en la figura 8.1.2. Estos dispositivos a diferencia de los anteriores permiten modificar la disposición interna de las conexiones de las compuertas después de haber sido programados. incluyendo la compuerta OR).1. 1 entrada de habilitación (pin 11). 2 entradas de alimentación (pines 10 y 20). Macroceldas lógicas para el PLD GAL16V8.1.

.

(Copyright © 1999 by John F. PLD secuencial PAL16R6.Figura 8. Wakerly) Arquitectura de Diversos PLD's Secuenciales .1.1.

.

Los ejemplos ilustrados en esta lección fueron tomados de algunos fabricantes que han desarrollado estos códigos para aplicaciones particulares en sus dispositivos.d = !reset & (!qb0 & !qb1 # !qb0 & qb1). The following */ /* are four implementations of a two bit counter. Pin 18 = qa1.d = !reset & (qa1 $ qa0). Recordando lo visto en el capítulo 4. Date 9/12/95.d = !reset & ([!qd0. Pin 2 = reset. en este lenguaje el código fuente se dividide en tres partes: Encabezado.d = !reset & (state:1 # state:2).Contador Sincrónico de 8 bits con Cargue en Paralelo Name Count8. /****************************************************************/ /* */ /* This example demonstrates the use of D-type flip-flops. /* * Outputs: define outputs and output active levels */ Pin 19 = qa0. Pin 11 = !enable. Se plantea al estudiante analizar el código de estos ejemplos para comprender la forma en que se pueden programar en CUPL.2 . Pin 15 = qc0. Pin 12 = qd1. qa1.2. Pin 16 = qb1. PAL16RP8. asignación de pines de entrada y salida y ecuaciones lógicas. Partno CA0002.d = !reset & (!qb0 & qb1 # qb0 & !qb1).qd1] & [!qd1. Designer G. Location None.qd1].2. */ /* and flexibilty of expression with CUPL. Inc. Assembly None.Uso de los flip-flop D en un PLD Name Flops. q. qb1.!qd0] # [!qd0. */ /* */ /****************************************************************/ /* Target Devices: PAL16R8.!qd1] & [qd1. qc0.Ejemplos de ProgramaciÓn de PLDs Secuenciales En el capitulo 4 se vieron las bases sobre la programación de PLD's con CUPL. En esta lección se indicarán algunos ejemplos para aplicaciones particulares desarrolladas en CUPL. Pin 17 = qb0.qd0]). Woolhiser. Partno CA0008. Pin 13 = qd0. qc1. Pin 14 = qc1. . 2 */ /* using expanded exclusive or's */ qb0. Ejemplo 8.1 . 4 */ /* using bit fields on the left hand side of the equals sign */ field q = [qd0. /* two-bit counter example no.. 3 */ /* using bit fields on the right hand side of the equals sign */ field state = [qc1. Company Assisted Technology. Device P16R8. 1 */ /* using software emulated exclusive or's */ qa0.qc0]. /* two-bit counter example no.d = !reset & !qa0. EP300 */ /****************************************************************/ Pin 1 = clock. Ejemplo 8. Revision 03.d = !reset & (state:0 # state:2). /* two-bit counter example no. /* * Logic: examples of two-bit counters using d-type flip-flops */ /* two-bit counter example no.

/** Logic Equations **/ carry_out = carry_in & [Q0. !Q7. count = instruction:3 . and */ /* hold capability.10] = [D0.d = clear # (count # hold) & !Q1 $ load & !D1 # count & carry_in & Q0 . Ejemplo 8.d = clear # (count # hold) & !Q0 $ load & !D0 # count & carry_in . Company Assisted Technology. clear. Partno CY7C330.d = clear # (count # hold) & !Q6 $ load & !D6 # count & carry_in & [Q0..11] = [instr0. */ /****************************************************************/ /** Allowable Target Device Types : PAL20X8 */ /****************************************************************/ /** Inputs **/ PIN 1 = clock . The CLEAR */ /* operation resets the output register to all LOWs. The increment function adds one to the output */ /* register when the CARRY-IN is true (!ci=LO). /* Instruction Type Inputs */ PIN [3. otherwise false */ /* (!co=HI). The Lower limits are loaded into the dedicated input registers on the rising edge of LLC and the upper limits are loaded into the input registers found in the I/O macrocells on the rising edge of ULC. /* Lower limit hold registers */ ... The counter begins counting upwards..2. !Q2. Location None.0].5]:& . !Q6.. Date 02-25-95.d = clear # (count # hold) & !Q5 $ load & !D5 # count & carry_in & [Q0.3 . Company Cypress Semiconductor. until the upper limit is reached.2]:& . /* Register Output Enable */ PIN 23 = !carry_in . /* This design is an up/down counter with preloadable limits. when preloading is done. /* Clock for preloading upper limit */ PIN [4. Revision 01. and then.7] . because the equations are already minimized and in sum of products form. should only be compiled with the default minimization (-M1 flag).. /* Carry-In Input */ /** Outputs **/ PIN 14 = !carry_out . Assembly COUNTER. Designer Joe Designer.d = clear # (count # hold) & !Q2 $ load & !D2 # count & carry_in & [Q0.3]. /* Register Clock */ PIN [2.1]:& .. begins counting downward. Designer Kahl. Assembly None....Contador Up/Down con Límites Name CYP_CNT.. /* Clock used for counting */ PIN 2 = LLC. !Q5.7]:& . The HOLD */ /* operation holds the previous value regardless of clock */ /* transitions. */ PIN 1 = CLK..d = clear # (count # hold) & !Q4 $ load & !D4 # count & carry_in & [Q0. Location U1.6]:& . load = instruction:2 .3]:& . /* Data Inputs */ PIN 13 = !out_enable . !Q3. !Q0. Device P7C330. The LOAD operation loads the inputs */ /* (D7-D0) into the output register (Q7-Q0). /* Carry-Out Output */ PIN [15. /* Clock for preloading lower limit */ PIN 3 = ULC.4]:& ..7] = [LL0. /****************************************************************/ /* */ /* Octal Counter (74LS461) */ /* */ /* 8-bit synchronous counter with parallel load. The CARRY-OUT is true (!co=LO) when */ /* the output register (Q7-Q0) is all HIGHs.d = clear # (count # hold) & !Q3 $ load & !D3 # count & carry_in & [Q0.22] = [Q7.d = clear # (count # hold) & !Q7 $ load & !D7 # count & carry_in & [Q0. /* Instruction Field */ clear = instruction:0 . This design. Revision 01. !Q1. Device P20X8. /* Register Outputs */ /** Declarations and Intermediate Variable Definitions **/ field instruction = [instr1.1] .. !Q4. otherwise the */ /* operation is a hold. /* Operation Types */ hold = instruction:1 ..0] .Date 7/19/95.

/* Shared input MUX definition */ PINNODE 48 = UL4. PIN 18 = UL6. /* I/O pin OE used for loading upper limit */ PINNODE 45 = UL0. UL3. PINNODE 29 = UEQUAL.CKMUX = ULC. PIN 23 = CNT7. /* Pin 3 will be used for upper preload */ [LL0. /* Lower limit has been reached */ PINNODE 32 = UP.IMUX = CNT5. [CNT0.. /* Reset signal clears all registers */ PIN 14 = !CNTOE.IOD.DQ & !CNT0 # CNT0 & !UL0 & UPL. .D = !CNT0 $ PLDONE # !LL0.IOD.D = !CNT2 $ !LL2.7]. UL2 = CNT2. /* These definitions are used to */ UL2.7]. /* Upper limit has been reached */ PINNODE 30 = PLDONE.7]. /* Preloading has finished */ PINNODE 31 = LEQUAL.CKMUX = ULC.12] = [LL4.DQ & LPL.DQ # LL0. /* Count direction */ PIN 16 = !RESET. UL3 = CNT3. UL5 = CNT5.IOD.IMUX = CNT4. /* Also used for Upper limit loading */ PIN 19 = CNT4.D = !CNT1 $ !LL1..DQ & LPL.DQ & CNT2 & !UL2 & !PLDONE # UPL. /* Used for Upper limit loading */ PIN 27 = UPL.DQ & !PLDONE & UL1 & !CNT1 # CNT0 & PLDONE & !UP # !CNT0 & PLDONE & UP .CKMUX = LLC.DQ.IOD. UL4 = CNT4. /* Used for Upper limit loading */ PIN 25 = UL7. /* Also used for Upper limit loading */ PIN 17 = CNT3.7].IMUX = CNT1. UL0 = CNT0. /* Pin 2 will be used for lower preload */ [CNT0. PIN 13 = LPL. */ !CNT0. /* Also used for Upper limit loading */ PIN 26 = CNT2.DQ & !PLDONE & !CNT1 # UPL. /* Output enable will be controlled by pin 14 */ /* Count equations.IMUX = CNT2.DQ & !CNT2 & !PLDONE # UPL. !CNT2. /* Lower limit preload indications */ /* Counter output registers.SR = RESET. /* Also used for Upper limit loading */ PIN 20 = CNT6.*/ UL4.DQ & !CNT2 & UL2 & !PLDONE # CNT0 & PLDONE & !UP & CNT1 # !CNT0 & PLDONE & UP & !CNT1.IOD. Note how the use of the XOR terms significantly reduces the number of product terms that are needed.OEMUX = CNTOE.IOD.IMUX = CNT3.IOD.CKMUX = LLC. /* Shared input MUX definition */ PINNODE 46 = UL2.. RESET. !CNT1.DQ & !PLDONE & CNT1 # LL1.DQ & !PLDONE & !UL1 & CNT1 # UPL. UL1. /* Shared input MUX definition */ PINNODE 47 = UL5.DQ & LPL.IOD. LPL. /* through the share feedback MUX.5]. /* Also used for Upper limit loading */ PIN 15 = CNT1.IOD. /* Pin 3 will be used for upper preload */ [UL6.7].. UL1 = CNT1.CKMUX = ULC. /* Also used for Upper limit loading */ PIN 24 = CNT5. /* Shared input MUX definition */ PINNODE 49 = UL3.IMUX = CNT0. */ PIN 28 = CNT0.. Pin assignments are based on the number of product terms are available on that pin.IOD.DQ & LPL.IOD.DQ & LPL. /* Shared input MUX definition */ UL0. /* indicate which pin will be fed */ UL5.IOD. UPL.DQ & CNT0 # !CNT0 & UL0 & UPL. /* Shared input MUX definition */ PINNODE 50 = UL1.DQ .CKMUX = LLC.DQ & CNT2 & !PLDONE # LL2.. /* Count register will be reset with pin 16 */ [CNT0. This allows this complex design to fit into the device.PIN [9.DQ & LPL..

!CNT6.DQ & !CNT2.DQ & CNT7 # LL7.DQ & !CNT7 & !PLDONE # CNT0 & CNT2 & CNT5 & PLDONE & CNT6 & CNT4 & !UP & CNT3 & CNT1 # !CNT0 & !CNT2 & !CNT5 & PLDONE & !CNT6 & !CNT4 & UP & !CNT3 & ! CNT1. !CNT4.DQ & CNT5 & !PLDONE # LL5.DQ & !PLDONE & CNT6 # LL6. !CNT7.DQ & LPL.DQ & CNT7 & !PLDONE # LL7.DQ & !PLDONE & UP.DQ & !PLDONE & !CNT4 # UPL.DQ & LPL.DQ & CNT5 # LL5.DQ & !PLDONE & CNT4 # LL4.D = !CNT4 $ !LL4.DQ # !UL7.DQ & !CNT7 # LL3.DQ & UL7.DQ & LPL.D = !CNT6 & UL6.DQ & CNT1 # LL0.DQ & !CNT5 & !PLDONE # UPL. /* Has the lower limit been reached */ LEQUAL.DQ & !CNT0 # !LL2.D = LL6.DQ & !UL7.D = !CNT6 $ !LL6.DQ & !CNT6 # !LL7.DQ & CNT5 & !UL5 & !PLDONE # UPL.DQ & !PLDONE & !UL3 & CNT3 # UPL.DQ & !PLDONE & !CNT6 # UPL.DQ & !CNT5 & UL5 & !PLDONE # CNT0 & CNT2 & PLDONE & CNT4 & !UP & CNT3 & CNT1 # !CNT0 & !CNT2 & PLDONE & !CNT4 & UP & !CNT3 & !CNT1.DQ & LPL.DQ .DQ & CNT7 & !PLDONE # UPL.D = !CNT3 $ !LL3.D = !LPL.D = !CNT7 $ !LL7.DQ & !CNT5 # !LL1.DQ & !CNT3 # !LL5. /* Direction of count */ UP.DQ & !PLDONE & !UL4 & CNT4 # UPL. /* Has the upper limit been reached */ UEQUAL.DQ & LPL.DQ & !PLDONE & !CNT6 & UL6.DQ & CNT4 # LL4.DQ & !PLDONE & CNT3 # LL3.DQ & !UPL.DQ & CNT2 # !LL4.DQ # UPL. /* Has preloading finished */ PLDONE. !CNT5.DQ & !CNT7 # UL3 & !CNT3 # CNT5 & !UL5 # !CNT5 & UL5 # !UL1 & CNT1 # !CNT0 & UL0 # CNT2 & !UL2 # !UL4 & CNT4 # UL4 & !CNT4 # CNT0 & !UL0 # UL1 & !CNT1 # CNT6 & !UL6.DQ & !PLDONE & UL4 & !CNT4 # CNT0 & CNT2 & PLDONE & !UP & CNT3 & CNT1 # !CNT0 & !CNT2 & PLDONE & UP & !CNT3 & !CNT1.DQ & !CNT1 # !LL6.DQ & !PLDONE & UL3 & !CNT3 # CNT0 & CNT2 & PLDONE & !UP & CNT1 # !CNT0 & !CNT2 & PLDONE & UP & !CNT1.DQ .DQ & LPL.DQ & LPL.DQ & LPL.DQ & CNT6 # !LL3.DQ & CNT3 # LL2.DQ & LPL.DQ & LPL.DQ & !CNT4 # !LL0.D = UP $ !UEQUAL & !UP & PLDONE # !LEQUAL & UP & PLDONE # UPL.DQ & CNT7 # UL7.DQ & !PLDONE & !CNT3 # UPL.D = !CNT5 $ !LL5.DQ # CNT0 & CNT2 & CNT5 & PLDONE & CNT4 & !UP & CNT3 & CNT1 # !CNT0 & !CNT2 & !CNT5 & PLDONE & !CNT4 & UP & !CNT3 & !CNT1.DQ & !PLDONE & !UP # LPL.DQ & !CNT7 & !PLDONE # UPL.DQ & CNT0 # LL1.!CNT3.DQ & !PLDONE & CNT6 & !UL6.

Company Personal CAD Systems.15. /* Counter/Shifter Outputs */ /** Declarations and Intermediate Variable Definitions **/ count_up = !shift & cntup & !shlft. reset_count = shift & cntup & shlft. count_down = !shift & !cntup & !shlft.7]:& /* BIT 8 */ . Inc. Device ep600.. Location None...1]:& # shift_left & (q1 $ q2) # shift_right & (q2 $ q3)) # 'h'0008 & (count_up & [q0. /* Count Up/Down Mode Control */ Pin 14 = shift. /* Counter Clock 2 */ Pin 2 = data_in.. The various modes are */ /* controlled by the signals CNTUP (1 = count up) */ /* SHIFT (1 = shift) */ /* SHLFT (1 = shift left) */ /****************************************************************/ /* Allowable Target Device Types : EP600 */ /****************************************************************/ /** Inputs **/ Pin 1 = clock1.. Assembly None.2]:& # shift_left & (q2 $ q3) # shift_right & (q3 $ q4)) # 'h'0010 & (count_up & [q0..4 . Designer Kahl.2. /* Serial Shift Data Input */ Pin 11 = cntup.# !UL3 & CNT3 # !CNT2 & UL2.6]:& # shift_left & (q6 $ q7) # shift_right & (q7 $ q8)) # 'h'0100 & (count_up & [q0. /* Counter Reset Command */ Field counter = [q15. /* Shift Left Mode Control */ /** Outputs **/ Pin [3.15]... /****************************************************************/ /* */ /* 16 Bit Synchronous Up/Down Counter */ /* */ /* This is a 16-bit up/down counter with built-in shift */ /* register using toggle flip-flops.1]:& /* BIT 2 */ # count_down & ![q0.Contador Up/Down de 16 bits Name Tcounter.. Ejemplo 8.5]:& # shift_left & (q5 $ q6) # shift_right & (q6 $ q7)) # 'h'0080 & (count_up & [q0. /* Counter Clock 1 */ Pin 13 = clock2.3]:& # shift_left & (q3 $ q4) # shift_right & (q4 $ q5)) # 'h'0020 & (count_up & [q0.0].t = 'h'0001 & (count_up & 'b'1 /* BIT 0 (LSB) */ # count_down & 'b'1 # shift_left & (data_in $ q0) # shift_right & (q0 $ q1)) # 'h'0002 & (count_up & q0 /* BIT 1 */ # count_down & !q0 # shift_left & (q0 $ q1) # shift_right & (q1 $ q2)) # 'h'0004 & (count_up & [q0.. Revision 01... Date 6/9/95.6]:& /* BIT 7 */ # count_down & ![q0. /* Shift/Count Mode Control */ Pin 23 = shlft.3]:& /* BIT 4 */ # count_down & ![q0. shift_right = shift & !cntup & !shlft.10.2]:& /* BIT 3 */ # count_down & ![q0.. /* Declared Counter Field */ /** Logic Equations **/ counter..5]:& /* BIT 6 */ # count_down & ![q0. shift_left = shift & !cntup & shlft.22] = [q0. Partno CA0020....4]:& # shift_left & (q4 $ q5) # shift_right & (q5 $ q6)) # 'h'0040 & (count_up & [q0..4]:& /* BIT 5 */ # count_down & ![q0.

13]:& # shift_left & (q13 $ q14) # shift_right & (q14 $ q15)) # 'h'8000 & (count_up & [q0..ar = reset_count.8]:& /* BIT 9 */ # count_down & ![q0. counter.12]:& /* BIT 13 */ # count_down & ![q0.12]:& # shift_left & (q12 $ q13) # shift_right & (q13 $ q14)) # 'h'4000 & (count_up & [q0...7]:& # shift_left & (q7 $ q8) # shift_right & (q8 $ q9)) # 'h'0200 & (count_up & [q0...13]:& /* BIT 14 */ # count_down & ![q0.11]:& /* BIT 12 */ # count_down & ![q0..10]:& # shift_left & (q10 $ q11) # shift_right & (q11 $ q12)) # 'h'1000 & (count_up & [q0....11]:& # shift_left & (q11 $ q12) # shift_right & (q12 $ q13)) # 'h'2000 & (count_up & [q0.10]:& /* BIT 11 */ # count_down & ![q0.# count_down & ![q0...8]:& # shift_left & (q8 $ q9) # shift_right & (q9 $ q10)) # 'h'0400 & (count_up & [q0...9]:& /* BIT 10 */ # count_down & ![q0.9]:& # shift_left & (q9 $ q10) # shift_right & (q10 $ q11)) # 'h'0800 & (count_up & [q0. /* Resets the Counter */ .14]:& # shift_left & (q14 $ q15) # shift_right & (q15 $ data_in)) ..14]:& /* BIT 15 (MSB) */ # count_down & ![q0..

Sign up to vote on this title
UsefulNot useful