Documentos de Académico
Documentos de Profesional
Documentos de Cultura
- Capítulo 3 -
Compuertas Lógicas
Prof. Oscar E. Ramos, Ph.D.
2
Contenido
3
El Inversor (NOT)
A A A A 0 1
1 0
Símbolo ANSI/IEEE
Tabla de verdad: NOT
• Ejemplo
- Diagrama de tiempo de una señal
A
4
El Inversor (NOT)
• Indicadores de polaridad:
• Ejemplo de aplicación:
- Complemento a 1 de un numero binario.
Número binario
1 0 0 0 1 1 0 1
0 1 1 1 0 0 1 0
Complemento a 1
5
El Inversor (NOT)
• Ejemplo de aplicación:
Detector de botón presionado (por ejemplo, un botón de acceso)
6
La Compuerta AND
• Funcionamiento:
- La salida es ALTA cuando todas las entradas son ALTAS (de lo contrario, la
salida es BAJA).
- Equivalente a una multiplicación Booleana (= mult. binaria)
∙
0 0 0
X = AB 0 1 0
1 0 0
Símbolo ANSI/IEEE
1 1 1
• Ejemplo
- Diagrama de tiempo de: X = AB
X
7
La Compuerta AND
• Para 3 entradas:
10
La Compuerta OR
• Funcionamiento:
- La salida es ALTA si al menos una entrada es ALTA (de lo contrario, la salida
es BAJA).
- Equivalente a una adición Booleana (≠ adición binaria)
+
0 0 0
X = A+B 0 1 1
1 0 1
Símbolo ANSI/IEEE
1 1 1
• Ejemplo
- Diagrama de tiempo de: X = A+B
A
B
X
11
La Compuerta OR
• Para 3 entradas:
12
La Compuerta OR
VTMAX
VPMAX
• Ejemplo:
Dibujar el circuito lógico que implemente: y AC BC ABC
15
Compuertas NOT, AND OR
• Ejercicios
b) Dibujar el circuito lógico que implementa:x D ( A B )C E
c) Dibujar el circuito lógico que implementa:x ABC ( A D )
17
Compuertas NAND y NOR
• Ejemplo de aplicación:
- Flip-flop con compuertas NAND y NOR
18
La Compuerta NAND
• Funcionamiento:
- La salida es BAJA si todas las entradas son ALTAS (de lo contrario, la salida
es ALTA).
- Es equivalente a un AND negado.
0 0 1
0 1 1
X AB
1 0 1
Símbolo ANSI/IEEE 1 1 0
• Ejemplo
- Diagrama de tiempo de: X =
A
B
X
19
La Compuerta NAND
• Interpretación alternativa:
- La salida es ALTA si al menos una entrada es BAJA
“negativa-OR”
NOTA: NAND = OR con
entradas activas en bajo
NOT:
OR:
AND:
20
La Compuerta NAND
21
La Compuerta NAND
22
La Compuerta NOR
• Funcionamiento:
- La salida es BAJA si al menos una entrada es ALTA (de lo contrario, la salida
es ALTA).
- Es equivalente a un OR negado.
+
0 0 1
0 1 0
X A B
1 0 0
Símbolo ANSI/IEEE 1 1 0
• Ejemplo
- Diagrama de tiempo de: X = +
A
B
X
23
La Compuerta NOR
• Interpretación alternativa:
- La salida es ALTA si todas las entradas son BAJAS
“negativa-AND”
NOTA: NOR = AND con
entradas activas en bajo
NOT:
AND:
OR:
24
La Compuerta NOR
25
Contenido
26
La Compuerta XOR
A
Útil para detectar
B si dos señales son
distintas
X
27
La Compuerta XOR
0 0
0 1
1 0
1 1
- Equivalencia booleana:
A B AB AB
28
La Compuerta XOR
29
La Compuerta XNOR
A
Útil para comparar
B señales (si son
iguales)
X
30
La Compuerta XNOR
0 0
0 1
1 0
1 1
- Equivalencia booleana:
A B AB AB
31
Contenido
32
Compuertas de Función Fija
• Son ICs que contienen compuertas lógicas fijas (NOT, AND, OR, NOR,
NAND, XOR, XNOR)
• Implementadas (principalmente) con tecnologías: TTL y CMOS
• Encapsulados:
- Los más usados son DIP y SOIC
- Las dimensiones y configuración son estándar entre todos los fabricantes
14 13 12 11 10 9 8
1 2 3 4 5 6 7
1 2 3 4 5 6 7
Pin no.1 Lead no.1
identifiers identifier
14
1
DIP 14 SOIC
1
33
Compuertas de Función Fija
Serie 74
- Ejemplo: 74HC04
• HC: tecnología High-speed CMOS
• 04: seis inversores
34
Compuertas de Función Fija
Serie 74
35
Compuertas de Función Fija
Serie 74
VCC VCC VCC VCC
14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8
1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7
GND GND GND GND
'00 ' 02 '04 '08
1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7
GND GND GND GND
'10 '11 '20 '21
1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7
GND GND GND GND
'27 '30 '32 '86
36
Compuertas de Función Fija
Tecnología CMOS
37
Compuertas de Función Fija
Tecnología CMOS
38
Compuertas de Función Fija
Tecnología TTL
39
Compuertas de Función Fija
Características de Operación
40
Compuertas de Función Fija
Características de Operación
Ejemplo: para
un inversor
tPLH
- Datos: Para la serie HCT (CMOS) es 7 ns, para AC es 5ns, para ALVC es 3ns. Para
TTL típico es 11ns y TTL F es 3.3 ns.
41
Compuertas de Función Fija
Características de Operación
Nota: depende de la
frecuencia de operación
42
Compuertas de Función Fija
Características de Operación
Ejemplo:
CMOS 5V
• Producto velocidad-potencia
• Es el producto del tiempo de retraso de propagación con la potencia disipada
43
Compuertas de Función Fija
Características de Operación
• Fan-out:
- Número máximo de ICs de la misma familia que se pueden conectar a la
salida (manteniendo niveles de voltaje adecuados)
- Importante para TTL (en CMOS es alto)
- Ejemplo:
Para el circuito 74LS00, la corriente de una entrada en bajo es IIL=0.4 mA, y la
corriente que una salida baja puede aceptar es IOL = 8 mA. Los componentes que se
pueden conectar a la salida son: 8/0.4 = 20
44
Compuertas de Función Fija
Data Sheets
MAXIMUM RATINGS
Symbol Parameter Value Unit
VCC DC Supply Voltage (Referenced to GND) – 0.5 to + 7.0 V V
V in DC InputVoltage (Referenced to GND) – 0.5 to VCC +0.5 V V
V out DC Output Voltage (Referenced to GND) – 0.5 to VCC +0.5 V V
I in DC Input Current, per pin ± 20 mA
Iout DC Output Current, per pin ± 25 mA
ICC DC Supply Current, VCC and GND pins ± 50 mA
PD Power Dissipation in Still Air, Plastic or Ceramic DIP † 750 mW
SOIC Package † 500
TSSOP Package † 450
Tstg Storage Temperature –65 to + 150 °C
TL Lead Temperature, 1 mm from Case for 10 Seconds °C
Plastic DIP, SOIC, or TSSOP Package 260
Ceramic DIP 300
46
Operación de CMOS
47
Operación de CMOS
Inversor CMOS
48
Operación de CMOS
Compuerta NAND
49
Operación de CMOS
Salida con Drenaje Abierto
50
Operación de TTL
• Funcionamiento (corte/saturación)
51
Operación de TTL
Inversor
52
Operación de TTL
Colector Abierto
53
Puntos Importantes
54
Puntos Importantes
55
Referencias
• R.J. Tocci, N.S. Widmer and G.L. Moss, Sistemas digitales: Principios y
aplicaciones, 10a ed, Mexico D.F.: Pearson Education, 2007 (Capítulo 3)
56