Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Indicaciones específicas:
Duración: 120 min
Número de preguntas: 4
Se permite el uso de calculadoras, copias, apuntes, libros, laptos, internet y toda información necesaria
No se permite el uso de redes sociales ni mensajería instantánea
El desarrollo del examen es estrictamente personal
Las faltas de ortografía pueden restar puntos
1 de 15
Circuitos Digitales
Examen Final - Pregrado
2017-2
2 de 15
Circuitos Digitales
Examen Final - Pregrado
2017-2
3 de 15
Circuitos Digitales
Examen Final - Pregrado
2017-2
Pregunta 2 (8 pts)
Una máquina que sirve café está controlada por un circuito secuencial como se muestra en el siguiente
esquema, donde las entradas M de dos bits codifican las monedas, la salida C indica si se sirve café o no,
y la salida V codifica el vuelto que la máquina debe entregar.
La entrada de dos bits M = M1 M0 indica las monedas que el usuario va introduciendo en la máquina según
las siguientes reglas:
En caso que no se introduzca ninguna moneda, se tendrá M = 00. La salida C del circuito acciona un
sistema (no mostrado en la figura) que servirá café si se llega al monto adecuado: S/. 2. Mientras no se
llegue a este monto, se tendrá C = 0 y no se servirá café. Cuando se llega al monto adecuado se servirá
café y se tendrá C = 1. Además, la máquina puede dar vuelto, y controla esta acción mediante la salida de
dos bits V = V1 V0 , la cual se encuentra codificada de la siguiente manera:
Si no hay vuelto, la salida es V = 00.
Si el vuelto debe ser S/.0.50, la salida es V = 01.
Si el vuelto debe ser S/.1.00, la salida es V = 10.
Si el vuelto debe ser S/.1.50, la salida es V = 11.
Considerar que la máquina solo acepta monedas de S/.0.50, S/.1 y S/.2. El funcionamiento es el siguiente:
el usuario introduce monedas hasta alcanzar la cantidad de S/.2, la cual es el costo fijo del café. Al alcanzar
dicho monto, o superarlo, la máquina servirá el café y retornará el vuelto correspondiente. Por ejemplo, si
el usuario ha introducido una moneda de S/.0.50 y 2 monedas de S/.1, la máquina debe servir el café y
entregar una moneda de S/.0.50 como vuelto. En este ejemplo las salidas serían C = 1, V1 V0 = 01.
(a) (2 pts) Determinar el diagrama de estados indicando lo que representa cada estado. Utilizar una má-
quina de Mealy.
(b) (2 pts) Determinar la tabla de transición de estados indicando además las salidas correspondientes.
Indicar claramente la codificación utilizada.
(c) (11/2 pts) Determinar las ecuaciones algebraicas de los estados usando un flip-flop D para el bit más
significativo que almacena el estado y flip-flops JK para el resto.
(d) (11/2 pts) Determinar las ecuaciones algebraicas de las salidas del sistema.
(e) (1 pt) Dibujar el esquemático del circuito
4 de 15
Circuitos Digitales
Examen Final - Pregrado
2017-2
5 de 15
Circuitos Digitales
Examen Final - Pregrado
2017-2
6 de 15
Circuitos Digitales
Examen Final - Pregrado
2017-2
7 de 15
Circuitos Digitales
Examen Final - Pregrado
2017-2
8 de 15
Circuitos Digitales
Examen Final - Pregrado
2017-2
La siguiente figura muestra un circuito secuencial con dos flip-flops y compuertas lógicas.
(a) (11/2 pts) Para este circuito, completar el diagrama temporal mostrado en la Figura 1.
(b) (3 pts) Escribir el código necesario para la implementación del circuito en VHDL.
9 de 15
Circuitos Digitales
Examen Final - Pregrado
2017-2
10 de 15
Circuitos Digitales
Examen Final - Pregrado
2017-2
11 de 15
Circuitos Digitales
Examen Final - Pregrado
2017-2
12 de 15
Circuitos Digitales
Examen Final - Pregrado
2017-2
Pregunta 4 (3 pts)
El circuito mostrado en la siguiente figura consta de un contador binario up/down de 4 bits (74LS193) y de
un multiplexor de 8 entradas. La salida de este circuito es una señal cuya frecuencia dependerá de la señal
de referencia Ref y de las señales de control I0 , I1 , I2 , I3 e I4 . Considerar que la señal de referencia Ref
tiene una frecuencia de 10 Hz.
El selector del multiplexor está formado por las entradas CBA, donde C es el bit más significativo y A el
menos significativo. El multiplexor posee además una entrada de habilitación denominada G. En el contador,
la entrada UP contiene la señal de conteo ascendente y la entrada DN la señal de conteo descendente. La
carga de los datos DCBA a la salida QD QC QB QA se controla mediante la entrada LOAD; y la entrada CLR
borra la secuencia de conteo. A la salida de conteo, el bit más significativo es QD y el menos significativo es
QA . La función de las salidas CO (carry) y BO (borrow) puede ser encontrada en la hoja de datos (datasheet)
del contador.
Considerar cada uno de los siguientes 9 casos: I4 I3 I2 I1 I0 = 11000, 01000, 10001, 00000, 00001, 00010,
00011, 00100, 00101. Para estos 9 casos indicar la frecuencia de la señal de salida justificando la respuesta.
Ninguna respuesta será válida si no está justificada.
13 de 15
Circuitos Digitales
Examen Final - Pregrado
2017-2
14 de 15
Circuitos Digitales
Examen Final - Pregrado
2017-2
15 de 15