Compuertas Lógicas

Mario Medina C.
Jorge Salgado S.
mariomedina@udec.cl
jorgesalgado@udec.cl
 Compuertas lógicas
 Circuito básico con:
 n≥1 entradas binarias
 1 o más salidas binarias
 Implementa una función lógica de las entradas

 Dispositivos físicos que realizan las operaciones

binarias estudiadas.
 Eléctricos
 Hidráulicos
 Mecánicos
 Ejemplo: sumador LEGO.
Ejemplos de sumadores binarios
Con tubos al
Hecho en madera Hecho en cartón vacío

Hecho con legos Con metal

 Compuertas lógicas
 El usuario ve la compuerta como una caja negra.
 Sólo importa su comportamiento de salida
 No necesita conocer funcionamiento interno
 Hay que conocer las condiciones de operación

 Toda función/expresión booleana se puede

realizar físicamente mediante la interconexión
de compuertas lógicas.
 La representación gráfica de los elementos
interconectados se conoce como diagrama
esquemático.
 Compuertas lógicas…
 Compuertas lógicas básicas:

 AND: intersección o producto lógico

 OR : unión o suma lógica
 NOT: complemento o inversión
 NAND y NOR: basadas en las anteriores
 XOR : OR-Exclusivo
 NEXOR : Not- XOR
 BUFFERS : Acopladores, amortiguadores
 Puerta lógica AND
 f = A*B
 Símbolos más usados
 Simbología militar o distintiva
 Simbología rectangular o europea
 Puerta lógica OR

 f=A+B

 Hay una gran diferencia conceptual y

funcional entre la suma lógica (OR) y el
producto lógico (AND), y sus pares
aritméticos: v y ^.
 Puerta lógica NOT

 f = A’

 Triángulo + burbuja
 Triángulo: función acopladora (buffer)
 Burbuja: función de inversión o complementación
 Puerta lógica NAND (AND negado)

 f = (A*B)’ = A’ + B’

 Es un AND con salida negada

 Equivale a un OR con entradas negadas.

Henry M. Sheffer
 Otras notaciones
(1882 – 1964)
 A|B (Sheffer Stroke)
 AB (Sheffer Stroke)
 Puerta lógica NAND…
 NAND es más común que AND.
 Es más fácil de fabricar
 Eléctricamente es más conveniente
 NAND es un conjunto funcionalmente completo
¿Qué significa esto?
 Que es posible construir otras compuertas
lógicas utilizando solamente compuertas NAND
10/50
 Puerta lógica NOR
 f = (A + B)’ = A’*B’

 Es un OR con salida negada.

 Equivale a un AND con
entradas negadas.
Otras notaciones: Charles S. Peirce
 AB (Peirce Arrow) (1839 – 1914)
 A†B (Quine Dagger)
 Puerta lógica XOR

 f = A⊕B = A’B + AB’

 La salida es 1 si las entradas son diferentes

 Salida es 1 si paridad es impar
 Es un operador de desigualdad
 XOR de 2 entradas (es lo común)
 Es posible XOR de 3 o más entradas, pero es raro.
 Puerta lógica NEXOR

 f = A≡B = AB + A’B’

 La salida es 1 si las entradas son iguales.

 Es un operador de equivalencia.
 Llamado también XNOR, NXOR.
 Salida es 1 si paridad es par.
 Puerta buffer
 f=A

 La salida es igual a la entrada.

 Esta compuerta mejora las características
eléctricas de la señal.
 Aumenta la corriente.
 Mejora las transiciones 0→1 y 1→0
Conjuntos funcionalmente completos
 Un conjunto es funcionalmente completo, si los
operadores del conjunto pueden implementar
cualquier función de conmutación.
El conjunto:
{AND, OR, NOT} es funcionalmente completo

 AND es un OR con entradas y salida negadas.

 OR es un AND con entradas y salida negadas.
Entonces,
El conjunto {AND, NOT} es completo.
El conjunto {OR, NOT} es completo.
Conjuntos funcionalmente completos…

 NOR con ambas entradas unidas es un NOT.

 NAND con ambas entradas unidas es NOT.
 Los conjuntos con las funciones {NAND} y
{NOR} son conjuntos funcionalmente
completos.

En resumen toda función de conmutación puede

ser implementada usando sólo compuertas NAND
ó compuertas NOR.
Conjuntos funcionalmente completos…
Son importantes los conjuntos funcionalmente
completos y las equivalencias entre funciones,
cuando:
 No hay disponibilidad de uno o varios tipos de
compuertas lógicas.
 X ó X’ están disponibles, pero no ambas.
 Existen requerimientos eléctricos específicos.
 Hay que disminuir costos de implementación.
El menor número de compuertas generalmente
no implica simplicidad de implementación.
 Equivalencias entre puertas

AND + NOT OR + NOT NAND NOR

AND

OR

NAND

NOR
 Lógica positiva y negativa
 En la práctica, las compuertas lógicas no
funcionan con 0s y 1s. Estas operan con voltajes.
 Los manuales de los fabricantes especifican niveles
lógicos de voltajes: High (H) y low (L)
 La lógica positiva asume que H = 1 y L = 0
 La lógica negativa asume que H = 0 y L = 1
 La interpretación de H y L asigna lógicas
diferentes (+ ó -) al mismo circuito.
Lógica positiva y negativa… 20/50

Datos Fabricante Lógica Positiva Lógica Negativa

A B f A B f A B f
L L L 0 0 0 1 1 1
L H L 0 1 0 1 0 1
H L L 1 0 0 0 1 1
H H H 1 1 1 0 0 0
 Lógica positiva y negativa…
 Los fabricantes expresan el comportamiento
físico real del circuito.
 El usuario interpreta las señales.
 El equivalente en lógica negativa de una
función en lógica positiva, es el dual de la
función.
 Las definiciones de puertas (AND, OR, etc.)
se refieren siempre a lógica positiva para
entradas y salidas.
 Lógica positiva y negativa…

 Para evitar confusiones, usar solo lógica

positiva o lógica negativa en el diseño.
 Esto no siempre es posible
 Puede haber lógicas mezcladas.
 Una salida activa alta puede conectarse a una
entrada activa baja.
 Una señal activa alta (baja) indica que la
acción esperada se produce cuando el
voltaje es alto (bajo).
Ejemplo1: apertura de una válvula
 La Válvula C se abre sólo si A = B = 1
 A: petición de llenado
 B: estanque vacío
 C: apertura de válvula
A
A
(activa alta) C C
(activa baja)
(activa alta) (activa baja)
B
(activa B
alta) (activa baja)
Lógica Positiva Lógica Negativa
Ejemplo1: apertura de una válvula…

 Puede resultar confuso interpretar el tipo

de lógica con que se diseña un esquemático.
 Convenciones:
 Todas las puertas usan lógica positiva.
 Marcar explícitamente señales activas bajas con
burbujas en la entrada o salida correspondiente.
A
(activa baja) C
(activa baja)

B
(activa baja)
Ejemplo1: apertura de una válvula…
 El esquema anterior cumple con lo requerido.
 Convención:
 Hacer corresponder las entradas activas bajas de una
puerta, con entradas y salidas activas bajas (bubble
matching).
A
(activa C A
baja) (activa (activa baja) C
baja)
(activa baja)
B
(activa B
baja) (activa
Bubble baja)
mismatch
Notaciones alternativas
 Circuitos integrados (CI)
 Es un conjunto de resistencias, diodos y
transistores fabricados en una sola pieza
(sustrato) de material semiconductor
(generalmente silicio) llamada die/(dice).

 El chip se encuentra dentro de una cápsula

plástica o cerámica que tiene terminales
(pines) al exterior para la interconexión.
 Dual Inline Package (DIP)
 Plastic Leaded Chip Carrier (PLCC).
Ejemplos de circuitos integrados

 DIPs, SOICs y PLCCs

Encapsulados típicos de SSI y MSI

 Componentes DIP  Componentes SOIC

(Dual In-line Package) (Small Outline
Integrated Circuit)
0.335 – 0.334 in.
0.740 – 0.770 in. 14 13 12 11 10 9 8

14 13 12 11 10 9 8

0.250 ± 0.010 in. 0.228 – 0.244 in.

1 2 3 4 5 6 7

1 2 3 4 5 6 7
Pin no.1 Lead no.1
identifiers identifier
14
1 14
1
Encapsulados típicos de LSI 30/50
Clasificación de los CI por escala
de integración
 Chips SSI y MSI se usan como interfaz de
CI más complejos
Complejidad Compuertas /chip
Small Scale Integration (SSI) menos de 10
Medium Scale Integration (MSI) 10 a 99
Large Scale Integration (LSI) 100 a 9.999
Very Large Scale Integration (VLSI) 10.000 a 99.999
Ultra Large Scale Integration (ULSI) 100.000 a 99.9999
Giga Scale Integration (GSI) 1.000.000 o más
Fabricación de circuitos integrados

 Wafer de silicio de 5”
con cientos de
pequeñas “IC die”
 Tecnologías MOS y CMOS

 Son utilizadas en la mayoría de

los CI actuales.
Símbolo
 Basada en transistores de efecto de
campo FET-MOS (Field Effect Transist
- MetalOxide Semiconductor)
 PMOS: canal positivo
 NMOS: canal negativo
 CMOS: combina NMOS y PMOS
 Transistores NMOS y PMOS
 Canal negativo (NMOS)  Canal positivo (PMOS)
 Voltaje VDS positivo  Voltaje negativo VDS
 Conduce si el voltaje  Conducción si voltaje
positivo VGS > Vumbral negativo VGS < Vumbral
 Usa lógica positiva  Usa lógica negativa
 Inversor NMOS
 Si Vin = 0, No conduce
Vout = 1 = VDD (V de alimentac.)

 Si Vin = 1, Conduce
Vout = 0 Volt

VDD , Vin son escogidos de acuerdo

a la tecnología MOS utilizada.

 Entonces, el circuito actúa como

un interruptor controlado por Vin.
 Transistor de carga
 La resistencia del circuito
anterior es reemplazada por
otro transistor, controlado
por voltaje (VGG), el que
actúa como una resistencia.

 La geometría del transistor y

VGG son escogidos para tener
resistencia alta.
 Compuerta NOR con NMOS
 Usa dos transistores NMOS en paralelo
 F será 1 sólo si A y B son 0
 Compuerta NAND con NMOS
 Usa dos transistores NMOS en serie.
 F será 1 si: A, ó B, ó ambas son 0.
 Compuerta EXOR con NMOS

 Usa 4 transistores NMOS

 F será 0 si AB = 1 ó
A’B’ = 1

 F = AB’ + A’B (Xor)

 F’ = AB + A’B’ (Nxor)
 INVERSOR CMOS
 CMOS: Complementary Metal-Oxide
Semiconductor.
 Utiliza transistores PMOS y NMOS.
 Si Vin es 0, Q1 conduce y Q2 no conduce
 Si Vin es 1, Q1 no conduce y Q2 conduce
 Bajo consumo de potencia.
 Sólo se aprecia durante transiciones de estado.
 Elimina transistor de carga. 40/50
INVERSOR CMOS
Compuerta NAND CMOS

Entrada Gate activa baja

indica transistor PMOS.
Compuerta NOR CMOS

Ejercicio: verificar la
operación de la compuerta
NOR CMOS mediante una
tabla verdad.
Familia TTL (Transistor-Transistor Logic)
 Utiliza transistores bipolares (PNP-NPN).
 Es lafamilia más popular de los circuitos integrados.
 Todos los chips de esta serie comienzan con el número
74… (7400, 7402, 7438, etc).
 Pero también existe la serie 54… (fines especiales)
 Las subfamilias derivadas incorporan nuevas tecnologías
 Con idéntica configuración de pines y operación lógica
 Las diferencias están en las características eléctricas
(potencia, velocidad, etc).
 C. I. de la familia TTL usan 0 Vcc y 5 Vcc como los estados
lógicos 0 y 1.
 Familia TTL…

Chip ID. Función

7400 Quad 2 input NAND
7408 Quad 2 input AND
7432 Quad 2 input OR
7486 Quad 2 input XOR
7410 Triple 3 input NAND
7411 Triple 3 input AND
7427 Triple 3 input NOR
7420 Dual 4 input NAND
7421 Dual 4 input AND
7404 Hex Not
7430 8-input NAND
 Configuraciones de IC típicos
(Lay out)
VCC VCC VCC VCC
14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8

1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7
GND GND GND GND
'00 ' 02 '04 '08

VCC VCC VCC VCC

14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8

1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7
GND GND GND GND
'10 '11 '20 '21

VCC VCC VCC VCC

14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8

1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7
GND GND GND GND
'27 '30 '32 '86
 Familias TTL
 Tecnología Schottky: alta frecuencia de
conmutación y uso eficiente de la energía
Serie TTL Prefijo Ejemplo
Estándar 74 7404
Baja potencia 74L 74L04
Alta velocidad 74F 74F04
Schottky 74S 74S04
Schottky baja potencia 74LS 74LS04
Schottky avanzada 74AS 74AS04
Schottky avanzada de baja potencia 74ALS 74ALS04
Bajo voltaje (3.3V) 74LV 74LV04
 Familias CMOS

 Posteriores a la tecnología TTL.

 Tienen menor consumo de potencia.
 Usan VDD en rango 4V a 15V como 1 lógico.
 Familia 4000: alternativa independiente a TTL
 Familia 74C: funcionalidad compatible con TTL
 74C04 es lógicamente igual a 7404
 Familia 74CT: Voltajes compatibles con TTL
 Familias CMOS…

 La mayoría es eléctricamente compatible con

la familia TTL
Serie CMOS Prefijo Ejemplo
Estándar CMOS 74C 74C04
High-Speed CMOS 74HC 74HC04
Very High-Speed CMOS 74VHC 74VHC04
Fast CMOS 74FC 74FC04
High-Speed TTL Compatible 74HCT 74HCT04
Advanced CMOS 74AC 74AC04
Advanced High-Speed CMOS 74AHC 74AHC04
Bajo voltaje (3.3V, 5V) 74LVX 74LVX04
Fin de Unidad