Circuitos Lógicos

Combinacionales
Ejercicios de códigos binarios y
sumadores binarios.
Temario:

 Introducción a la actividad
 Recordatorio de las temáticas estudiadas (Técnicas
de Diseño usando VHDL). Convertidores de código y
operaciones aritméticas
 Estudio de los sumadores y restadores
 Ejemplos y ejercicios
 Cierre
Logro de aprendizaje:

Al finalizar la sesión, el estudiante conoce el

funcionamiento de los convertidores de código, así como
de los circuitos sumadores y restadores, a través de la
solución de ejercicios.
Utilidad
Sumadores y restadores

Datos/Observaciones
Semanas anteriores

Álgebra de Boole.
Actividades prácticas.
Implementación de circuitos a partir de compuertas lógicas.
Análisis de diagramas de tiempo.
Suficiencias NAND y NOR.
Introducción al uso de la tabla de verdad.
Mapa de Karnaugh.
Minitérminos y maxitérminos.
Introducción a las FPGA.
Lenguaje VHDL.
Convertidores de código.
Sumadores y restadores.

Datos/Observaciones
Obtener la representación decimal de los siguientes números codificados en
BCD:

a) 0110 1001 0111 1000 b) 0000 0010 0101 0010 0110

Datos/Observaciones
Solución

Fuente: Machado, Felipe. Departamento de Tecnología Electrónica - URJC

Datos/Observaciones
Expresar los números decimales en BCD y en BCD-XS3:

a) 88
b) 312
c) 0
d) 1974

Datos/Observaciones
Solución:

Fuente: Machado, Felipe. Departamento de Tecnología Electrónica - URJC

Datos/Observaciones
Convertir los siguientes números binarios a código Gray:

a) 0101 b) 10110

Datos/Observaciones
Solución:

Fuente: Machado, Felipe. Departamento de Tecnología Electrónica - URJC

Datos/Observaciones
Obtener la representación decimal de los números (1001 0000 1000 0010) y
(1001 0101 0111 0000),(01110001) suponiendo que están codificados en
BCD:

1001 0000 1000 0010

1001 0101 0111 0000,0111 0001

Datos/Observaciones
Solución:

Datos/Observaciones
Expresar los números decimales 1486, 0, 349 y 37 en
código BCD y Exceso-3.

a) 148610
b) 010
c) 34910
d) 3710

Datos/Observaciones
Datos/Observaciones
Convertir los siguientes números binarios a código Gray:
(1010),(10010),(10011)

a) 1010
b) 10010
c) 10011

Datos/Observaciones
Datos/Observaciones
Convertir los siguientes números en código Gray a sus equivalentes
binarios:

(0100),(11111),(011100).

a) 0100G
b) 11111G
c) 011100G

Datos/Observaciones
Datos/Observaciones
Sumar en BCD (código 8-4-2-1) los siguientes números:

a) 4 + 3
b) 51 + 28
c) 8 + 5
d) 9 + 8
e) 1489 + 5791

Datos/Observaciones
Solución:

Datos/Observaciones Fuente: Machado, Felipe. Departamento de Tecnología Electrónica - URJC

Solución:

Fuente: Machado, Felipe. Departamento de Tecnología Electrónica - URJC

Datos/Observaciones
Fuente: Machado, Felipe. Departamento de Tecnología Electrónica - URJC
Datos/Observaciones
Sumadores binarios

Semisumadores y Sumadores Completos

Un semisumador es un circuito aritmético que admite dos dígitos
binarios en sus entradas y genera dos dígitos binarios en sus
salidas: un bit de suma y un bit de acarreo. La tabla muestra las
salidas de las funciones suma para las distintas combinaciones
de entrada.

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Datos/Observaciones
Semisumador

De donde se obtiene el circuito siguiente:

Datos/Observaciones
Sumador completo

Sumador completo:
Un sumador completo acepta
dos bits de entrada y un
acarreo de entrada y genera
una salida de suma y un
acarreo de salida. La diferencia
entre un semisumador es que
el sumador completo acepta un
acarreo de entrada. La tabla de
verdad, ilustra las salidas para
estas funciones.

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Datos/Observaciones
Sumador completo

De donde se puede deducir el siguiente circuito:

Datos/Observaciones
Sumadores binarios

A menudo los sumadores completos se representan

como cajas tal y como se ilustran en la figura . Donde,
para sumar dos números binarios se necesita un
sumador completo por cada bit que tengan los números
que se quieren sumar y los acarreos de entrada y salida
se encadenan del bit menos significativo al más
significativo como se muestra en la figura de un
sumador completo de 4 bits.

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Datos/Observaciones
Sumador de acarreo enlazado

Datos/Observaciones
Sumador completo de 4 bits

74LS83 Sumador completo de 4 bits

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Datos/Observaciones
Configuración en cascada

Configuración en cascada
Sumador completo de 8 bits

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Datos/Observaciones
Restadores binarios

En la Resta binaria, cada bit del sustraendo se resta de

su correspondiente bit del minuendo para formar el bit
de la diferencia.
El préstamo ocurre cuando el bit del minuendo es
menor al bit del sustraendo, de tal forma que se presta
un 1 de la siguiente posición significativa.
A B Po D
0 0 0 0
0 1 1 1
1 0 0 1
1 1 0 0
Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)
Datos/Observaciones
Restadores binarios

A B Pi Po D

0 0 0 0 0

0 0 1 1 1

0 1 0 1 1

0 1 1 1 0

1 0 0 0 1

1 0 1 0 0

1 1 0 0 0

El restador completo 1 1 1 1 1

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Datos/Observaciones
Restadores binarios

La resta se implementa Complemento a 2 : mediante un

sumador. El método consiste en llevar al minuendo a una
de las entradas y el sustraendo en complemento 2 a la otra
entrada.

+3 = 0 0 1 1

-3 =
0 0 1 1  binario natural de la magnitud
1 1 0 0 +  Complemento a 1
1  sumar 1
1 1 0 1 - 3 en complemento a 2

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Datos/Observaciones
Restadores binarios

La resta se implementa usando el complemento a 2 :

mediante un sumador. El método consiste en llevar al
minuendo a una de las entradas y el sustraendo en
complemento 2 a la otra entrada.

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Datos/Observaciones
Restadores binarios

El complemento 2 de un número binario, es la representación de un

números negativo.

El método de complemento a 2 en aritmética, es comúnmente usado en

computadoras para manipular números negativos.

Datos/Observaciones
Restadores binarios

Complemento a 2 :

Si el numero es positivo: Se representa a la magnitud en binario

natural y se agrega un cero a la izquierda.

Si el numero es negativo: Se representa realizando el

complemento a 2 a la representación positiva. Esto se realiza
sumando 1 al bit menos significativo de la representación del
numero en complemento a 1.

Datos/Observaciones
Restadores binarios

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Datos/Observaciones
Restadores binarios

Una de las ventajas de la representación en la forma signo

complemento de 2 sobre la forma signo-complemento de 1
y la forma signo-magnitud, es que la primera contiene un
solo tipo de cero. Las otras dos representaciones tienen un
cero negativo y otro positivo.

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Datos/Observaciones
Restadores binarios Restadores binarios

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Datos/Observaciones
Restadores binarios

La resta se implementa usando el complemento a 2 :

mediante un sumador. El método consiste en llevar al
minuendo a una de las entradas y el sustraendo en
complemento 2 a la otra entrada.

Ejm:
Realizar la siguiente operación de resta , utilizando el
integrado 74LS83.

6–
3
Datos/Observaciones
Restadores binarios

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Datos/Observaciones
Uso del software QUARTUS

Lenguaje VHDL

Datos/Observaciones
Canvas
(Práctica)

 Foro
 Ejercicios
Cierre

 Convertidores de código
 Sumadores
 Restadores
 Ejemplos y ejercicios