S10.s1 Material

Circuitos Lógicos
Combinacionales
Concepto de circuitos combinacionales.
Sumadores y Restadores.
Temario:
 Introducción a la actividad
 Recordatorio de las temáticas estudiadas (Técnicas
de Diseño usando VHDL). Convertidores de código y
operaciones aritméticas
 Estudio de los sumadores y restadores
 Ejemplos y ejercicios
 Cierre
Logro de aprendizaje:
Al finalizar la sesión, el estudiante conoce el

funcionamiento de los circuitos sumadores y restadores,
empleando los mismos en el diseño de sistemas
digitales.
Utilidad
Sumadores y restadores
Datos/Observaciones
Semanas anteriores
Álgebra de Boole.
Actividades prácticas.
Implementación de circuitos a partir de compuertas lógicas.
Análisis de diagramas de tiempo.
Suficiencias NAND y NOR.
Introducción al uso de la tabla de verdad.
Mapa de Karnaugh.
Minitérminos y maxitérminos.
Introducción a las FPGA.
Lenguaje VHDL.
Convertidores de código.
Datos/Observaciones
Suma binaria
De igual forma que en decimal, al sumar 2 bits obtenemos:
Un bit de Suma
Un bit de Acarreo out
A Suma
B
∑ Acarreo out
Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Datos/Observaciones
Suma binaria
Construyendo la tabla para la suma de dos números de

1 bit
Operando Suma Acarreo

0+0
0+1
1+0
1+1

Datos/Observaciones
Suma binaria

1 bit

0+0 0 0
0+1
1+0
1+1

Datos/Observaciones
Suma binaria

1 bit

0+0 0 0
0+1 1 0
1+0
1+1

Datos/Observaciones
Suma binaria Sumadores binarios

1 bit

0+0 0 0
0+1 1 0
1+0 1 0
1+1

Datos/Observaciones

1 bit

0+0 0 0
0+1 1 0
1+0 1 0
1+1 0 1

Datos/Observaciones
Suma binaria
La suma de operandos de n bits, sigue las mismas reglas

que en decimal.
Por etapas
Se suman los dos operando y el acarreo de la etapa
anterior.
Sumamos 3 bits
A Suma
B
∑
Acarreo In Acarreo out

Datos/Observaciones
Suma binaria
La suma de operandos de n bits, sigue las mismas reglas

que en decimal.
Por etapas
Se suman los dos operando y el acarreo de la etapa
anterior.
Sumamos 3 bits
Acarreo Operando Suma Acarreo
In out
1 0+0 1 0
1 0+1 0 1
1 1+0 0 1
1 1+1 1 1

Datos/Observaciones
Suma binaria
CONSIDEREMOS UNA SUMA BINARIA:
0 1 0 12 +
1 0 0 12
Datos/Observaciones
Suma binaria
0 1 0 12 +
1 0 0 12
Datos/Observaciones

Acarreo
0101+
1001
0 Suma
Datos/Observaciones

Acarreo
0101+
1001
10 Suma
Datos/Observaciones

Acarreo
0101+
1001
110 Suma
Datos/Observaciones

Acarreo
0101+
1001
1110 Suma
Datos/Observaciones
Sumadores binarios
Semisumadores y Sumadores Completos

Un semisumador es un circuito aritmético que admite dos dígitos
binarios en sus entradas y genera dos dígitos binarios en sus
salidas: un bit de suma y un bit de acarreo. La tabla muestra las
salidas de las funciones suma para las distintas combinaciones
de entrada.

Datos/Observaciones
Semisumador
De donde se obtiene el circuito siguiente:

Datos/Observaciones
Sumador completo
Sumador completo:
Un sumador completo acepta
dos bits de entrada y un
acarreo de entrada y genera
una salida de suma y un
acarreo de salida. La diferencia
entre un semisumador es que
el sumador completo acepta un
acarreo de entrada. La tabla de
verdad, ilustra las salidas para
estas funciones.

Datos/Observaciones
Sumador completo
De donde se puede deducir el siguiente circuito:

Datos/Observaciones
Sumadores binarios
A menudo los sumadores completos se representan

como cajas tal y como se ilustran en la figura . Donde,
para sumar dos números binarios se necesita un
sumador completo por cada bit que tengan los números
que se quieren sumar y los acarreos de entrada y salida
se encadenan del bit menos significativo al más
significativo como se muestra en la figura de un
sumador completo de 4 bits.

Datos/Observaciones
Sumador completo de 4 bits
74LS83 Sumador completo de 4 bits

Datos/Observaciones
Configuración en cascada
Configuración en cascada
Sumador completo de 8 bits

Datos/Observaciones
Ejercicio:
Problemas:
Diseñar un circuito conversor de

código de BCD, por sus siglas en inglés,
(Decimal Codificado en Binario)
a EXCESO en 3, también conocido como
código AUTOCOMPLEMENTARIO,
utilizando el sumador completo de 4
bits 7483.

Datos/Observaciones
Solución:
Solución:

Datos/Observaciones
Resta binaria
En la Resta binaria, cada bit del sustraendo se resta de

su correspondiente bit del minuendo para formar el bit
de la diferencia.
El préstamo ocurre cuando el bit del minuendo es
menor al bit del sustraendo, de tal forma que se presta
un 1 de la siguiente posición significativa.
A B Po D
0 0
0 1
1 0
1 1
Datos/Observaciones
Resta binaria

de la diferencia.
El préstamo ocurre cuando el bit del minuendo es menor
al bit del sustraendo, de tal forma que se presta un 1 de
la siguiente posición significativa.
A B Po D
0 0 0 0
0 1
1 0
1 1
Datos/Observaciones
Restadores binarios

de la diferencia.
A B Po D
0 0 0 0
0 1 1 1
1 0
1 1
Datos/Observaciones
Restadores binarios
En la Resta binaria, cada bit del sustraendo se resta

de su correspondiente bit del minuendo para formar el
bit de la diferencia.
A B Po D
0 0 0 0
0 1 1 1
1 0 0 1
1 1
Datos/Observaciones
Restadores binarios
En la Resta binaria, cada bit del sustraendo se resta

de su correspondiente bit del minuendo para formar
el bit de la diferencia.
menor al bit del sustraendo, de tal forma que se
presta un 1 de la siguiente posición significativa.
A B Po D
0 0 0 0
0 1 1 1
1 0 0 1
1 1 0 0
Datos/Observaciones
Restadores binarios

de la diferencia.
A B Po D
0 0 0 0
0 1 1 1
1 0 0 1
1 1 0 0
Datos/Observaciones
Restadores binarios
El restador completo realiza la A B Pi Po D

resta entre dos bits,
0 0 0
considerando que se ha
prestado un 1 de un estado 0 0 1
menos significativo.
0 1 0
En la tabla las entradas A,
B y Pi denotan el minuendo, el 0 1 1
sustraendo y el bit prestado. 1 0 0
Las salidas D y Po representan
a la diferencia y el préstamo. 1 0 1
1 1 0
1 1 1

Datos/Observaciones
Restadores binarios
El restador completo realiza la

A B Pi Po D
considerando que se ha 0 0 0 0 0
prestado un 1 de un estado 0 0 1
0 1 0
sustraendo y el bit prestado.
1 0 0
1 1 0
1 1 1

Datos/Observaciones
Restadores binarios

A B Pi Po D
prestado un 1 de un estado
0 0 1 1 1
0 1 0 1 1
1 0 0
1 1 0
1 1 1

Datos/Observaciones
Restadores binarios

prestado un 1 de un estado 0 0 1 1 1
0 1 0 1 1
B y Pi denotan el minuendo, el 0 1 1 1 0
Las salidas D y Po representan 1 0 0 0 1
1 1 0
1 1 1

Datos/Observaciones
Restadores binarios

A B Pi Po D
0 0 1 1 1
En la tabla las entradas A, 0 1 0 1 1
Las salidas D y Po representan 1 0 0 0 1
a la diferencia y el préstamo. 1 0 1 0 0
1 1 0
1 1 1

Datos/Observaciones
Restadores binarios
A B Pi Po D
menos significativo. 0 0 1 1 1
En la tabla las entradas A, 0 1 0 1 1

B y Pi denotan el minuendo, el
sustraendo y el bit prestado. 0 1 1 1 0
1 0 0 0 1
a la diferencia y el préstamo.
1 0 1 0 0
1 1 0 0 0
1 1 1

Datos/Observaciones
Restadores binarios

prestado un 1 de un estado 0 0 1 1 1
0 1 0 1 1
sustraendo y el bit prestado. 1 0 0 0 1
a la diferencia y el préstamo. 1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

Datos/Observaciones
Restadores binarios
A B Pi Po D
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 1 0
1 0 0 0 1
1 0 1 0 0
1 1 0 0 0
El restador completo 1 1 1 1 1

Datos/Observaciones
Restadores binarios
La resta se implementa Complemento a 2 : mediante un

sumador. El método consiste en llevar al minuendo a una
de las entradas y el sustraendo en complemento 2 a la otra
entrada.
+3 = 0 0 1 1
-3 =
0 0 1 1  binario natural de la magnitud
1 1 0 0 +  Complemento a 1
1  sumar 1
1 1 0 1 - 3 en complemento a 2

Datos/Observaciones
Restadores binarios
La resta se implementa usando el complemento a 2 :

mediante un sumador. El método consiste en llevar al
minuendo a una de las entradas y el sustraendo en
complemento 2 a la otra entrada.
Ejm:
Realizar la siguiente operación de resta , utilizando el
integrado 74LS83.
6–
3
Datos/Observaciones
Restadores binarios
¿Qué es el complemento a 2?
Datos/Observaciones
Restadores binarios
El complemento 2 de un número binario, es la representación de un

números negativo.
El método de complemento a 2 en aritmética, es comúnmente usado en

computadoras para manipular números negativos.
Datos/Observaciones
Restadores binarios
Complemento a 2 :
Si el numero es positivo: Se representa a la magnitud en binario

natural y se agrega un cero a la izquierda.
Si el numero es negativo: Se representa realizando el

complemento a 2 a la representación positiva. Esto se realiza
sumando 1 al bit menos significativo de la representación del
numero en complemento a 1.
Datos/Observaciones
Restadores binarios

Datos/Observaciones
Restadores binarios
Una de las ventajas de la representación en la forma signo

complemento de 2 sobre la forma signo-complemento de 1
y la forma signo-magnitud, es que la primera contiene un
solo tipo de cero. Las otras dos representaciones tienen un
cero negativo y otro positivo.

Datos/Observaciones
Restadores binarios Restadores binarios

Datos/Observaciones
Restadores binarios
Hallar :
a) 25 + 30
b) 180 - 50
c) 39 - 18
d) 25 - 38
Datos/Observaciones
Restadores binarios
La resta se implementa usando el complemento a 2 :

mediante un sumador. El método consiste en llevar al
minuendo a una de las entradas y el sustraendo en
complemento 2 a la otra entrada.
Ejm:
Realizar la siguiente operación de resta , utilizando el
integrado 74LS83.
6–
3
Datos/Observaciones
Restadores binarios

Datos/Observaciones
Canvas
(Práctica)
 Foro
 Ejercicios
Cierre
 Concepto de circuitos combinacionales.

 Sumadores (medio y completo de 1 bit).
 Diseño de un sumador en paralelo.
 Funcionamiento del circuito integrado 74LS83.
 Restadores (medio y completo de 1 bit).
 Ejemplos y ejercicios

S10.s1 Material

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

S10.s1 Material

Cargado por

Copyright:

Formatos disponibles

Circuitos Lógicos

Al finalizar la sesión, el estudiante conoce el

De igual forma que en decimal, al sumar 2 bits obtenemos:

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Construyendo la tabla para la suma de dos números de

Operando Suma Acarreo

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Construyendo la tabla para la suma de dos números de

Operando Suma Acarreo

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Construyendo la tabla para la suma de dos números de

Operando Suma Acarreo

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Construyendo la tabla para la suma de dos números de

Operando Suma Acarreo

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Construyendo la tabla para la suma de dos números de

Operando Suma Acarreo

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

La suma de operandos de n bits, sigue las mismas reglas

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

La suma de operandos de n bits, sigue las mismas reglas

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

CONSIDEREMOS UNA SUMA BINARIA:

CONSIDEREMOS UNA SUMA BINARIA:

CONSIDEREMOS UNA SUMA BINARIA:

CONSIDEREMOS UNA SUMA BINARIA:

CONSIDEREMOS UNA SUMA BINARIA:

CONSIDEREMOS UNA SUMA BINARIA:

Semisumadores y Sumadores Completos

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

De donde se obtiene el circuito siguiente:

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

De donde se puede deducir el siguiente circuito:

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

A menudo los sumadores completos se representan

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

74LS83 Sumador completo de 4 bits

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Diseñar un circuito conversor de

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

En la Resta binaria, cada bit del sustraendo se resta de

En la Resta binaria, cada bit del sustraendo se resta de

En la Resta binaria, cada bit del sustraendo se resta de

En la Resta binaria, cada bit del sustraendo se resta

En la Resta binaria, cada bit del sustraendo se resta

En la Resta binaria, cada bit del sustraendo se resta de

El restador completo realiza la A B Pi Po D

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

El restador completo realiza la

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

El restador completo realiza la

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

El restador completo realiza la A B Pi Po D

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

El restador completo realiza la

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

En la tabla las entradas A, 0 1 0 1 1

Fuente: Ing. Alberto Alvarado Rivera. Departamento Académico de Electrónica (UTP)

El restador completo realiza la A B Pi Po D