FC-FISC-1-8-2016)

UNIVERSIDAD TECNOLÓGICA DE PANAMÁ

FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 1

Facilitador(a): Itzel Saavedra Asignatura: Arquitectura de Computadoras 1

Estudiante: _____________________________ Fecha: 17/9/2020 Grupo: 4IL131

A. TÍTULO DE LA EXPERIENCIA:
TAREA 2

B. TEMAS:
ESQUEMA GENERAL DEL COMPUTADOR

C. OBJETIVO(S):
Conocer los componentes internos del computador
Conocer la estructura interna de la CPU y el funcionamiento de sus diversos componentes

D. METODOLOGÍA:
Aprendizaje Significativo (cuestionario)

E. PROCEDIMIENTO O ENUNCIADO DE LA EXPERIENCIA:

Conteste las preguntas dadas en el anexo utilizando la presentación en power point o los libros
proporcionado cap 2 del libro de STANLLIN y/o cap 6 del libro de ALCALDE , libro de Ronald
tocci, libro de mantenimiento y libro de internet

F. RECURSOS:
Presentación,
Bibliografía recomendada
computadora.
G. RESULTADOS (OPCIONAL, DE ACUERDO A LA ACTIVIDAD):
Aquí debe colocar el mapa *

H. CONSIDERACIONES FINALES:
Conclusiones

I. BIBLIOGRAFIA:
STALLING, W. (2006). Organización y Arquitectura de Computadoras. 7ª. Edición. España:
Prentice Hall. (LIBRO DE TEXTO)
ALCALDE Eduardo Arquitectura de Ordenadores
Montaje y mantenimiento de Equipo de Alicia Ramos

J. RÚBRICAS:
Evaluación Acumulativa
Fecha de entrega 3
Conclusiones
 FC-FISC-1-8-2016)
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ
FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 1

Anexo

1. Diferencia entre arquitectura y organización ejemplifique

2. Diferencia en estructura y funcionamiento
3. Cuáles son las funciones de un computador de un ejemplo para cada una de ellas
4. Cuál es la diferencia entre bios, setup y cmos
5. Explique los pasos del proceso de arranque
6. A que se denominó IAS porque y cuáles son sus características
7. Cuáles son los pasos para sumar dos números
8. Cuáles son los registros de la máquina de Von Newman (descríbalos)
9. Explique la UAL TRASPARENCIA 69 (describa los elementos e identifique su ubicación) (mayor
explicación libro de alcalde)
10. Explique la UC TRASPARENCIA 76 (describa los elementos e identifique su ubicación) (mayor
explicación libro de alcalde)
11. Que es un bus y cuáles son los tipos
12. Definición de memoria
13. Que es una palabra
14. Qué relación tiene el bus de direcciones con el tamaño de la memoria
15. Qué relación tiene los registros con los buses de dirección y de datos
16. CONSIDERE UN COMPUTADOR CON UN BUS DE DIRECCIONES DE 16 BITS Y SUS INSTRUCCIONES Y DATOS SE
ALMACENA EN 32 BITS

Cuales la capacidad en bytes direccionable directamente

Cuantas líneas tiene el bus de datos
Cuál es la capacidad de la memoria en K

17. Cuáles son los pasos para leer de la memoria

18. Cuáles son los pasos para escribir en la memoria
19. Utilice la siguientes figura para identificar los elementos internos de una PC
 FC-FISC-1-8-2016)
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ
FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 1

20. Nombre de estándares de la tarjeta madre

21. Liste los componentes en la tarjeta madre o placa base
22. Ejemplos de zócalos para microprocesador
23. Tipos encapsulados (ZIF o LGA)
24. Lista algunos tipos de microprocesadores
 FC-FISC-1-8-2016)
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ
FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 1

25. Cuáles son los tipos de CHIPSET y sus funciones

26. Tipos de ranuras de memoria
27. Nombre los componentes integrados en la tarjeta madre o placa base
28. Nombre los conectores internos
29. Nombre los conectores externos
30. Tipos de ranuras de expansión
31. Diferencias entre arquitectura de 32 y 64 bits (investigar)

Utilizar el libro Montaje y mantenimiento de Equipo de Alicia Ramos

20, ESCOJA LA RESPUESTA CORRECTA

1. ¿Cuál de las siguientes afirmaciones es falsa?
a. el registro acumulador siempre debe estar conectado al decodificador de instrucciones
b. el registro acumulador, si existe, siempre debe estar conectado al c ircuito operador
c. el registro acumulador puede tener tantos bits como el registro de instrucciones
d. el registro acumulador puede tener tantos bits como el bus de direcciones

2. Un conjunto de ocho biestables (flip flop) en una CPU (con bus de direcciones de 16 bits,
bus de datos de 8 bits) que únicamente está conectado al bus de datos y a la unidad de control,
puede ser el registro:
a. contador de programa
b. de instrucciones
c. auxiliar de operador de la ALU
d. de direcciones
conjunto de ocho biestables (flip flop) (definición de registro)

3. En cierto instante un computador incrementa el contador de programa de su UCP, y carga su

contenido en el registro de direcciones de la memoria principal. Indique la respuesta falsa:
a. el computador está leyendo un dato de una instrucción
b. el computador está realizando la lectura de la siguiente instrucción del programa que está
ejecutando
c. el computador está leyendo una dirección de memoria de donde va a obtener un dato
d. el computador está realizando un salto a una subrutina, en cualquier caso

4. ¿Cuál de las siguientes afirmaciones es cierta?

a. todos los computadores ejecutan una instrucción en cada ciclo de reloj
b. el contador de programa se incrementa en cada ciclo de reloj
c. el contador de programa cuenta los ciclos de reloj
d. Una instrucción puede ejecutarse durante varios ciclos de reloj

5. Se d e n o m i n a E/S controlada por interrupciones a aquella en que la transferencia de

información se realiza:
a. Por petición del periférico que solicita una interrupción, que la UCP tratará cuándo y cómo sea
oportuno interrumpiendo la ejecución del programa actual para ejecutar una rutina de servicio a la
interrupción
 FC-FISC-1-8-2016)
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ
FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 1

b. al interrumpir periódicamente la ejecución del programa principal para que la UCP pase a ver si
algún periférico necesita servicio
c. al interrumpir el suministro de energía eléctrica
d. interrumpiendo la ejecución del programa principal cada vez que se produzca un salto a una
subrutina.

6. Esta pregunta se compone de cuatro enunciados de los cuales uno es falso. Señálelo.
1.1 a. Un operador monódico (tiene un solo operando) que manipula dos operandos
simultáneamente se considera que está especializado.
b. Un computador tiene tres tipos distintos de elementos funcionales: los de almacenamiento, los
de operación y los de interconexión.
c. Desde un punto de vista funcional una memoria no es sino la agrupación de un gran número de
registros de la misma longitud.
d. La forma más usual de interconexión de elementos en un computador es a través de un bus o
calle.

7. Se dice que una señal dentro del computador es de pulso cuando:

a. se mantiene activa durante un periodo completo del reloj
b. mide la actividad interna de la UCP
c. Marca un instante de tiempo preciso en sincronización con el reloj
d. se produce de un modo sistemático

8. Indicar cuál de las siguientes afirmaciones es falsa.

a. los operadores de un computador realizan típicamente operaciones lógicas, aritméticas y de
desplazamiento
b. el ancho de palabra es la longitud del registro elemental de la memoria
c. la posición de un registro individual de memoria se identifica de manera única por un número
denominado dirección de memoria
d. El tiempo de ciclo de una memoria es lo que tarde en borrarse tras apagar el computador.

9. La o p e r a c i ó n elemental correspondiente al incremento del CP en el cronograma de una

instrucción para el computador ejemplo del tema:
a. Es dependiente de otros periodos de su misma fase
b. Puede simultanearse con otro periodo de otras operaciones elementales
c. Pertenece a la fase de ejecución
d. En general su ejecución debe esperar a que otros datos sean calculados para saber en
cuanto se debe incrementar

10. Para construir los cronogramas, se considera que:

a. Las señales de carga de los registros son de pulso.
b. Las señales de selección de bus son de pulso.
c. La lectura de la memoria emplea dos ciclos de reloj.
d. El operador emplea dos ciclos en realizar la operación.
 FC-FISC-1-8-2016)
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ
FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 1

21

22

23

24
 FC-FISC-1-8-2016)
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ
FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 1

2 PARTE 2 PROBLEMAS DE RENDIMIENTO

3 EJERCICIO 1
Se propone a un 386 añadirle una memoria caché con una tasa de acierto de un 90%, de forma que,
cuando el acceso se haga en la caché, el CPI de las instrucciones que afectan a la memoria se decrementa
en una unidad. Al poner la caché, en los fallos se pierde un ciclo, es decir, se le suma al CPI 1 unidad. Se
pide:
- Calcular el rendimiento del 386 sin caché.
- Calcular el rendimiento del 386 con caché.
- Calcular la relación de rendimientos entre el 386 con caché y el 386 sin caché.
Las diferentes instrucciones tienen la frecuencia y el CPI que se refleja en la tabla:

N° de instrucciones Tipo de instrucciones CPI386

20 Carga 2
10 Almacenar 4
15 Reg/Reg 2
8/7 Salto condicional 9/3
10 Call 9
30 Operaciones Aritméticas 5

4 EJERCICIO 2
Suponiendo que tenemos 2 máquinas con las siguientes características para un determinado programa R:
 FC-FISC-1-8-2016)
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ
FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 1

- Maquina A : Duración del ciclo de reloj de 23 ns. Con un CPI de 3,2

- Maquina B : Duración del ciclo de reloj de 15 ns. Con un CPI de 4
¿Cuál de las dos máquinas tiene mayor rendimiento para el programa R?

EJERCICIO 3
Estamos interesados en dos implementaciones de una máquina. Una con hardware especial de punto
flotante y otra sin él. Considerar un programa P, con la siguiente mezcla de operaciones:
Multiplicación en punto flotante 10%
Suma en punto flotante 15%
División en punto flotante 5%
Instrucciones enteras 70%
La máquina MFP (máquinas con punto flotante), tiene hardware de punto flotante y además puede
implementar directamente las operaciones en punto flotante.

Necesita el siguiente número de ciclos para cada clase de instrucción:

Multiplicación en punto flotante 6
Suma en punto flotante 4
División en punto flotante 20
Instrucciones enteras 2

La máquina MNFP (máquina sin puntos flotante) no tiene hardware de punto flotante y por ello debe las
operaciones en punto flotante utilizando instrucciones enteras. Todas las instrucciones enteras necesitan
dos ciclos de reloj. El número de instrucciones enteras necesarias para implementar cada una de las
operaciones en punto flotante es como sigue:

Multiplicación en punto flotante 30

Suma en punto flotante 20
División en punto flotante 50
Ambas máquinas tienen una frecuencia de reloj de 100 MHz. Calcular las frecuencias en MIPS nativos
para ambas máquinas.

5 EJERCICIO 4
Se va a mejorar una máquina y se barajan dos opciones: hacer que la ejecución de las instrucciones
de multiplicación tarde 4 veces menos, o que la ejecución de las de acceso a memoria tarde 2 veces
menos. Se ejecuta un programa de prueba antes de realizar la mejora y se obtienen las siguientes medidas
de tiempo de uso de la CPU: el 20% del tiempo es utilizado para multiplicar, el 50% para instrucciones de
acceso a memoria y el 30% restante para otras tareas.
 FC-FISC-1-8-2016)
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ
FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 1

¿Cuál será el incremento de velocidad si sólo se mejora la multiplicación? ¿Y si sólo se mejoran los
accesos a memoria? ¿Y si se realizan ambas mejoras?

6 EJERCICIO 5
Se ejecutan sobre una máquina dos programas A y B utilizados como test para medir su
rendimiento. Los recuentos de instrucciones tienen la siguiente distribución en ambos:

PROGRAMA A PROGRAMA B
Instrucciones de proceso 37% 48%
Instrucciones de transferencia 45% 36%
Instrucciones de salto 18% 16%

La máquina presenta los siguientes CPI (ciclos por instrucción) medios para cada grupo de
instrucciones sin memoria caché de 2º nivel y con ella.

CPI MEDIO
SIN CACHE DE 2º NIVEL CON CACHE DE 2º NIVEL
Instrucciones de proceso 1.0 1.0
Instrucciones de transferencia 5.2 2.4
Instrucciones de salto 1.1 1.0

Determinar la ganancia de rendimiento (aceleración o speed up) que presenta la mejora de la

jerarquía de memoria introducida en la máquina con respecto a la situación sin mejora.

7 EJERCICIO 6
Una vez graduado, el lector se preguntará cómo llegar a ser un líder en el diseño de computadores.
Su estudio sobre la utilización de construcciones de los lenguajes de alto nivel sugiere que las llamadas a
los procedimientos son una de las operaciones más caras. Suponga que ha inventado un esquema que
reduce las operaciones de carga y almacenamiento normalmente asociadas con las llamadas y vueltas de
procedimientos. Lo primero que hace es ejecutar algunos experimentos con y sin esta optimización. Sus
experimentos utilizan el mismo compilador optimizador en ambas versiones del computador.
Los experimentos realizados revelan lo siguiente:
• La duración del ciclo de reloj de la versión no optimizada es el 5% más rápido.
• El 30% de las instrucciones de la versión no optimizada son operaciones de carga o
almacenamiento.
 FC-FISC-1-8-2016)
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ
FACULTAD DE INGENIERÍA DE SISTEMAS COMPUTACIONALES
ARQUITECTURA Y REDES DE COMPUTADORAS
TALLER 1

• La versión optimizada ejecuta 1/3 menos de operaciones de carga y almacenamiento que la

versión no optimizada. Para las demás instrucciones, el recuento de ejecución dinámica es inalterable.
• Todas las instrucciones (incluyendo las de carga y almacenamiento) emplean un ciclo de reloj.
¿Qué versión es más rápida? Justificar cuantitativamente la decisión.