UNIVERSIDAD DEL VALLE – FACULTAD DE INGENIERÍAS

ESCUELA DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

ÁREA DE ARQUITECTURAS DIGITALES
Curso: ARQUITECTURA DE COMPUTADORES I, 710192M
Profesor: Rubén Darío Nieto Londoño

Guía de estudio Capítulo III:

Perspectiva de alto nivel del funcionamiento y de las interconexiones del Computador
Libro Guía: organización y Arquitectura de Computadores, William Stallings, 7ª/9ª edición.

Capítulo 3: Perspectiva de alto nivel del funcionamiento y de las interconexiones del computador

1. La Arquitectura de Von Neumann se basa en tres conceptos. ¿Cuáles son?

2. Describa en detalle el ciclo de instrucción de un procesador.
3. ¿Cuáles son los tipos de instrucciones que puede ejecutar una CPU?.
4. Explique el diagrama de estados correspondiente al ciclo de instrucción básico
5. ¿Para qué sirven las interrupciones?. Explique los diferentes tipos de interrupciones.
6. Explique el diagrama de estados correspondiente al ciclo de instrucción con interrupción.
7. ¿Qué alternativas se pueden usar para tratar interrupciones múltiples?
8. ¿Qué es una estructura de interconexión?. ¿Qué tipos de transferencias se llevan a cabo mediante ésta?.
9. ¿Qué es un bus de sistema, cómo está conformado?
10. ¿Qué tipos de buses hay en un sistema basado en procesador?
11. Al conectar demasiados dispositivos a un bus, las prestaciones del sistema disminuyen debido a dos causas.
¿Cuáles son?. Explique brevemente y mencione las posibles soluciones.
12. ¿Cómo se clasifican los buses?. Explique los elementos que se deben tener en cuenta en el diseño de un bus.
13. Cuáles son las características generales del bus de Interconexión de Componentes Periféricos (Peripheral
Component Interconnect: PCI) ? En qué se diferencia con el PCIe ?
14. Liste y defina brevemente las capas del Protocolo QPI
15. Liste y defina brevemente las capas del Protocolo PCIe
16. Lea el apéndice 3A. Diagramas de tiempo (página 101, 7ª Edición)

Problemas:
1. La máquina hipotética de la Figura 1 también tiene dos instrucciones de E/S:
0011 = Cargar AC desde E/S
0111= Almacenar AC en E/S
En estos casos, la dirección de 12 bits identifica un dispositivo concreto de E/S. Muestre la ejecución del programa (utilizando
el formato de la Figura 1) para el siguiente programa:
1. Cargar AC desde el dispositivo 5.
2. Sumar el contenido de la posición de memoria 940.
3. Almacenar AC en el dispositivo 6.
Asuma que el siguiente valor obtenido desde el dispositivo 5 es 3 y que la posición 940 almacena el valor 2.
 Figura 1: Características de una máquina hipotética

2. La ejecución de un programa que se proporciona en la Figura 3.5 (página 64 de libro guía) se describe en el texto utilizando
seis etapas. Amplíe esta descripción indicando la forma en que se utilizan los registros MAR y MBR.

3. Considere un hipotético microprocesador de 32 bits cuyas instrucciones de 32 bits están compuestas por dos campos: el
primer byte contiene el código de operación (codop) y los restantes un operando inmediato o una dirección de operando.
(a) ¿Cuál es la máxima capacidad de memoria (en bytes) direccionable directamente?
(b) Discuta el impacto que se produciría en la velocidad del sistema si el microprocesador tiene:
1. Un bus de dirección local de 32 bits y un bus de datos local de 16 bits, o
2. un bus de dirección local de 16 bits y un bus de datos local de 16 bits.
(c) ¿Cuántos bits necesitan el contador de programa y el registro de instrucción?

4. Considere un microprocesador hipotético que genera direcciones de 16 bits (por ejemplo, suponga que el contador de
programa y el registro de dirección son de 16 bits) y tiene un bus de datos de 16 bits.
(a) ¿Cuál es el máximo espacio de direcciones de memoria al que el procesador puede acceder directamente si está
conectado a una «memoria de 16 bits»?
(b) ¿Cuál es el máximo espacio de direcciones de memoria al que el procesador puede acceder directamente si está
conectado a una «memoria de 8 bits»?
(c) ¿Qué características de la arquitectura permitirán a este procesador acceder a un «espacio de E/S» separado?
(d) Si una instrucción de entrada o de salida pueden especificar un número de puerto de E/S de 8 bits, ¿cuántos
puertos de E/S de 8 bits puede soportar el microprocesador? (cuántos puertos de E/S de 16 bits? Explíquelo.

5. Considere un microprocesador de 32 bits, con un bus externo de 16 bits, y con una entrada de reloj de 8 MHz. Asuma que
el procesador tiene un ciclo de bus cuya duración mínima es igual a cuatro ciclos de reloj. ¿Cuál es la velocidad de
transferencia máxima que puede sostener el microprocesador? Para incrementar sus prestaciones, ¿sería mejor hacer que
su bus externo de datos sea de 32 bits o doblar la frecuencia de reloj que se suministra al microprocesador? Establezca
las suposiciones que considere y explíquelo. Ayuda: determine el número de bytes que pueden transferirse por ciclo de
bus.

6. Considere dos microprocesadores con buses de datos externos de 8 y 16 bits, respectivamente. Los dos procesadores son
idénticos en todo lo demás y sus ciclos de bus son iguales.
(a) Suponiendo que todas las instrucciones y operandos son de dos bytes, ¿en qué factor difieren las velocidades de
transferencia de los dos microprocesadores?
(b) ¿cuál sería la respuesta si en la mitad de los casos los operandos y las instrucciones son de un byte?

7. Considere un microprocesador con la temporización de lectura de memoria de la Figura 2. Después de analizar la situación,
un diseñador determina que la memoria no es capaz de proporcionar el dato a leer en un tiempo inferior a 180 ns.
(a) ¿Cuántos estados de espera (ciclos de reloj) deben insertarse para conseguir una lectura adecuada de memoria si el
reloj del bus es de 8 MHz?
 (b) Para utilizar los estados de espera se añade una línea de estado denominada «Ready». Una vez que el procesador ha
activado la señal de lectura debe esperar a que la línea «Ready» se active para intentar leer el dato de las líneas del
bus. ¿Durante qué intervalo de tiempo hay que mantener la señal «Ready» en baja para que el procesador inserte los
ciclos de espera necesarios?

Figura 2: Temporización síncrona de las operaciones de bus.

8. Un microprocesador utiliza la temporización que se muestra en la Figura 2 para la escritura en memoria. Su fabricante
especifica que la extensión temporal de la señal de escritura viene dada por T-50, donde T es el ciclo de reloj en
nanosegundos.
(a) ¿Cuál es la extensión de la señal de escritura si la frecuencia de reloj del bus es de 5 MHz?
(b) La hoja de características del microprocesador especifica que, tras el flanco de bajada de la señal de
escritura, los datos se mantienen válidos durante 20 ns. ¿Durante cuánto tiempo se mantienen válidos los datos
que se van a escribir en memoria?
(c) ¿Cuántos estados de espera deberían insertarse si la memoria necesita que los datos se mantengan válidos
durante al menos 190 ns.?

9. Un microprocesador tiene una instrucción de incremento de memoria directo que suma 1 al valor almacenado en una
posición de memoria. La instrucción tiene cinco etapas: captación del código de operación (4 ciclos de reloj), captación
de la dirección del operando (3 ciclos), captación del operando (3 ciclos), suma de 1 al operando (3 ciclos), y almacenar
el operando (3 ciclos).
(a) ¿En qué porcentaje se incrementa la direción de la instrucción si hemos de insertar dos ciclos de bus de
espera en cada operación de lectura o escritura de memoria?
(b) Repita el apartado anterior para el caso en que la operación de incremento necesite 13 ciclos en lugar de 3.

10. El microprocesador 8088 de Intel tiene una temporización de bus para la lectura similar a la de la Figura 3.19, pero
necesita cuatro ciclos de reloj del procesador. El dato se mantiene válido en el bus durante un tiempo que se extiende
hasta el cuarto ciclo de reloj del procesador. Considere que la frecuencia
de reloj del procesador es de 8 MHz.
(a) ¿Cuál es la velocidad máxima de transferencia de datos?
(b) ¿Y en el caso de que haya que insertar un estado de espera por byte transferido?

11. El microprocesador 8086 de Intel es un procesador similar en muchos aspectos al microprocesador de 8 bits 8088. El
 8086 utiliza un bus de 16 bits que puede transferir 2 bytes a la vez, siendo par la dirección del byte menos significativo.
Sin embargo, el 8086 permite palabras de operandos alineadas tanto en direcciones pares (even-aligned) como impares
(odd-aligned). Si se hace referencia a una palabra alineada en una dirección impar se necesitan dos ciclos, cada uno de
cuatro ciclos de reloj de bus, para transferir la palabra. Considere una instrucción del 8086 que utiliza dos operandos de 16
bits. ¿Cuánto tiempo se tarda en captar los dos operandos según las distintas posibilidades? Considere que la frecuencia de
reloj es de 4 MHz y no hay estados de espera.

12. Considere un microprocesador de 32 bits cuyo ciclo de bus tiene la misma duración que el de un procesador de 16 bits.
Asuma que, en promedio, el 20 por ciento de los operandos e instrucciones son de 32 bits, el 40 por ciento son de 16 bits, y
el 40 por ciento son de solo 8 bits. Calcule la mejora que se consigue en la captación de instrucciones y operandos con el
microprocesador de 32 bits.

13. El microprocesador del problema 9 inicia una etapa de captación de operando en la instrucción de incremento de memoria
directo al mismo tiempo que el teclado activa una línea de petición de interrupción. ¿Después de cuánto tiempo entra el
procesador en el ciclo de procesamiento de interrupción? Considere una frecuencia de reloj de 10 MHz para el bus.