ESCUELA POLITÉCNICA NACIONAL

FACULTAD DE INGENIERÍA DE SISTEMAS

INGENIERÍA EN SOFTWARE / COMPUTACION

PERÍODO ACADÉMICO: 2019_B

ASIGNATURA: ISWR163 Arquitectura de Computadores GRUPO: José Pallo
PROFESOR: Ph.D Lorena Barona L. Christian Moran
TIPO DE INSTRUMENTO: PRACTICA DE LABORATORIO 5
TÍTULO: Configuración Lógica de un computador
FECHA DE ENTREGA: /12/2019
INTEGRANTES: Nombre de los integrantes (Nombre Apellido)

Preguntas de revisión
3.1 ¿Qué categorías generales de funciones están especificadas por las instrucciones de la
computadora?
3.2 Listar y definir brevemente los posibles estados que definen la ejecución de una instrucción.

 Instruction address calculation (iac): Determinar la dirección de la siguiente instrucción a

ejecutar. Por lo general, esto implica agregar un número fijo a la dirección de la instrucción
anterior. Por ejemplo, si cada instrucción es 16 bits de largo y la memoria se organiza en
palabras de 16 bits, a continuación, añadir 1 a la anterior Dirección.
 Instruction fetch (if): Lee las instrucciones de de la ubicación de procesador.
 Instruction operation decoding (iod): Analizar la instrucción para determinar el tipo
de la operación que se va a realizar y los operandos que se utilizarán.
 Operand address calculation (oac): Si la operación implica una referencia a un operando en
la memoria o disponible a través de E/S, luego determina la dirección del Operando.
 Operand fetch (of): Obtenga el operando de la memoria o léalo de E/S.
 Data operation (do): Realice la operación indicada en la instrucción.
 Operand store (os): Escriba el resultado en la memoria o en E/S.

3.3 Enumere y defina brevemente dos enfoques para lidiar con múltiples interrupciones.
3.4 ¿Qué tipos de transferencias debe admitir la estructura de interconexión de una
computadora (por ejemplo, bus)?

Tipo de Transferencia de datos

 Lectura
 Escritura
 Lectura modificación escritura (lectura seguida de la escritura) Se usa para proteger los
recursos de memoria compartida en un sistema con multiprogramación
 Lectura después de escritura (escritura seguida de lectura) Se usa para comprobar
resultados

3.5 ¿Cuál es el beneficio de usar una arquitectura de bus múltiple en comparación con un bus
único?
¿arquitectura?

3.6 Listar y definir brevemente las capas del protocolo QPI.

A rquitectura de 4 capas

 Física: consiste en los cables que llevan las señales, así como de la circuitería y la lógica. La
unidad de transferencia es de 20 bits Phit.
 Enlace: responsable por la confiabilidad de la transmisión Unidad 80 bit Flit.
 Routing: direcciona los paquetes.
 Protocolo: conjunto de reglas de alto nivel para el intercambio de paquetes.

3.7
Listar y definir brevemente las capas de protocolo PCIe.

Problemas
3.1 La máquina hipotética de la Figura 3.4 también tiene dos instrucciones de E / S:
0011=Cargar CA desde E / S
0111=Almacenar CA en E / S
En estos casos, la dirección de 12 bits identifica un dispositivo de E / S particular. Mostrar el
programa
ejecución (usando el formato de la Figura 3.5) para el siguiente programa:
1. Cargue CA del dispositivo 5.
2. Agregue contenido de la ubicación de memoria 940.
3. Almacene la CA en el dispositivo 6.
Suponga que el siguiente valor recuperado del dispositivo 5 es 3 y que la ubicación 940 contiene
un valor de 2.

3.2
La ejecución del programa de la Figura 3.5 se describe en el texto utilizando seis pasos. Expandir
esta descripción para mostrar el uso de MAR y MBR.
3.3 Considere un microprocesador hipotético de 32 bits que tiene instrucciones de 32 bits
compuestas de dos campos: el primer byte contiene el código de operación y el resto la
operación inmediata y o una dirección de operando.

a. ¿Cuál es la capacidad máxima de memoria directamente direccionable (en bytes)?

Numero de CODOP’s = 28 = 256 bytes

Numero de Direcciones = 224 = 24 . 220
Numero de Direcciones = 16M bytes

b. Discuta el impacto en la velocidad del sistema si el bus del microprocesador tiene

1. un bus de direcciones locales de 32 bits y un bus de datos local de 16 bits

En este caso el microprocesador para que trasfiera los datos por el bus, tendría que usar el
bus 2 veces por lo que no seria eficiente
2. un bus de direcciones locales de 16 bits y un bus de datos local de 16 bits.
En este caso el microprocesador para que transfiera los datos por el bus, tendría que usar
el bus una única vez por lo que sería eficiente esta transferencia.

c. ¿Cuántos bits se necesitan para el contador del programa y el registro de instrucciones?

Se necesita:
PC = 24 Bits
IR = 32 Bits

3.4
Considere un hipotético microprocesador que genera una dirección de 16 bits (por ejemplo,
suponga que el contador del programa y los registros de direcciones tienen 16 bits de ancho) y hav
En g
un bus de datos de 16 bits.
a. ¿Cuál es el espacio máximo de direcciones de memoria al que el procesador puede acceder
directamente?
si está conectado a una "memoria de 16 bits"?
si. ¿Cuál es el espacio máximo de direcciones de memoria al que el procesador puede acceder
directamente?
si está conectado a una "memoria de 8 bits"?
C. Qué características arquitectónicas permitirán que este microprocesador acceda a un
¿"Espacio de E / S"?
re. Si una instrucción de entrada y salida puede especificar un número de puerto de E / S de 8 bits,
cómo
Cuántos puertos de E / S de 8 bits puede admitir el microprocesador? ¿Cuántos puertos de E / S de
16 bits?
Explique.

3.5 Considere un microprocesador de 32 bits, con un bus de datos externo de 16 bits, impulsado
por un Reloj de 8 MHz. Suponga que este microprocesador tiene un ciclo de bus cuya duración
mínima es igual a 4 ciclos de reloj.
a. ¿Cuál es la tasa máxima de transferencia de datos en
¿El bus que este microprocesador puede soportar, en bytes / s? Para aumentar su rendimiento,
¿sería mejor hacer que su bus de datos externo sea de 32 bits o duplicar el reloj externo?
frecuencia suministrada al microprocesador? Indique cualquier otra suposición que haga,
y explicar. Sugerencia: determine la cantidad de bytes que se pueden transferir por bus
ciclo.

3.6
Considere un sistema informático que contiene un módulo de E / S que controla una tecla simple
tablero/
teletipo de impresora. Los siguientes registros están contenidos en el procesador y
nected
directamente al bus del sistema:
INPR: registro de entrada, 8 bits
OUTR: registro de salida, 8 bits
FGI: Indicador de entrada, 1 bit
FGO: Bandera de salida, 1 bit
IEN: habilitación de interrupción, 1 bit
La entrada de pulsación de tecla del teletipo y la salida de la impresora al teletipo se controlan
por el módulo de E / S. El teletipo puede codificar un símbolo alfanumérico a un bit de 8 bits.
palabra y decodificar una palabra de 8 bits en un símbolo alfanumérico.