Laboratorio de Dipositivos Lógicos Programables

Práctica 2: Codificadores y Comparadores

Institución Universitaria Antonio José Camacho

I. O BJETIVOS A. Codificador
Los principales objetivos de esta práctica de laboratorio son Un codificador acepta un nivel activo en una de sus entradas,
los siguientes: que representa un dı́gito, como dı́gitos decimales u octales, y lo
convierte en un resultado codificado como BCD o binario. Los
1) Establecer el funcionamiento de los codificadores y codificadores también pueden diseñarse para codificar varios
decodificadores. sı́mbolos y caracteres alfabéticos. Un circuito codificador
2) Conocer e implementar en Quartus II circuitos compara- simple puede recibir una única entrada activa de 2n lı́neas de
dores. entrada que generan un código binario en n lı́neas de salida
paralelas.
II. I NTRODUCCI ÓN
El codificador es un dispositivo para la conversión de datos
o señales empleando un determinado código. Normalmente se
usa con cuatro propósitos claramente diferenciados: 1) Elimi-
nar la redundancia o todo aquello que no vaya a ser percibido
por el destinatario de la información o bien quede más allá de
los objetivos de calidad de la señal recibida, en cuyo caso se
habla de codificador de fuente; 2) Aumentar la redundancia
de modo que el decodificador pueda eventualmente detectar
y corregir errores que se hayan producido en la recepción de
señales o sı́mbolos, hablándose en este caso de codificador de
Fig. 1. Codificador 8:3
canal. 3) Para hacer que los datos codificados sean ilegibles
salvo que se conozca el código, mediante encriptadores o Por ejemplo, un codificador de 4 bits a 2 bits toma 4 bits
cifradores. 4) Permitir la transmisión de datos sobre un canal y emite 2 bits. En la Figura 1 se presenta el diagrama en
con unos determinados recursos y limitaciones. bloques del decodificador 8:3 y en la Tabla I su respectiva
Por otro lado, el decodificador es un dispositivo que realiza tabla de verdad.
la operación inversa, sea cual sea el propósito del código: el
decodificador de fuente tratarı́a de devolver la redundancia Tabla I
TABLA DE VERDAD CODIFICADOR 8:3
eliminada; el de canal retirarı́a la introducida por el codificador
correspondiente, corrigiendo los errores que fuera capaz de Entradas Salidas
detectar; el descifrador harı́a que los datos resultaran legibles; D0 D1 D2 D3 D4 D5 D6 D7 Y0 Y1 Y2
1 0 0 0 0 0 0 0 0 0 0
y el demodulador (o receptor–decodificador) identificarı́a el 0 1 0 0 0 0 0 0 0 0 1
sı́mbolo transmitido por el canal y expresando los datos con 0 0 1 0 0 0 0 0 0 1 0
la forma que tenı́an antes del modulador [1]. 0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 1 0 0
Finalmente, un circuito digital comparador realiza la com-
0 0 0 0 0 1 0 0 1 0 1
paración de dos palabras A y B de N bits tomadas como un 0 0 0 0 0 0 1 0 1 1 0
número entero sin signo e indica si son iguales o si una es 0 0 0 0 0 0 0 1 1 1 1
mayor que otra en tres salidas A = B, A > B y A < B.
Solo una de estas salidas estará a 1 y las demás estarán a 0 1. A partir de la Tabla I, obtener las ecuaciones Booleanas
dependiendo de los valores de las entradas. e implementar el circuito en Quartus II que permita obtener
el codificador 8:3.
III. P ROCEDIMIENTO
2. Realizar la simulación usando todos los posibles casos
Para una comprensión mayor del programa Quartus de acuerdo a la Tabla I.
II se propone que el estudiante lea y siga los pa-
sos del tutorial que se encuentra el la página web
https://www.youtube.com/watch?v=IxE4t4JfhEY. Siga cada B. Decodificador
uno de los puntos dados en este laboratorio e implemente la Un descodificador generalmente decodifica un valor binario
función lógica dada. en uno no binario al establecer exactamente una de sus n
salidas en la lógica 1. Si un decodificador binario recibe
n entradas (generalmente agrupadas como un solo número I0 I0
binario o Booleano) activa una y solo una de sus 2n salidas
basadas en esa entrada con todas las otras salidas desactivadas. S1 I1 I1
La tabla de verdad de un decodificador 2:4 es presentado
en la Tabla II. Como se ve en la tabla de verdad, solo una de I0
las lı́neas de salida está activa dependiendo de la combinación
de lı́neas de entrada. S0
I1
Tabla II
TABLA DE VERDAD DECODIFICADOR 2:4 I0 I2

Entradas Salidas
S1 S0 I0 I1 I2 I3 I1 I3
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1

Fig. 3. Decodificador 2:4

Usando la tabla anterior, podemos crear un bloque dig-
ital para cualquier tamaño de decodificación. Para eso se
debe implementar un decodificador 1:2 con entrada de ha- 1. El circuito de la Figura 4 es un comparador binario de
bilitación. Luego, usando este decodificador como un bloque dos números A y B de dos bits. Las salidas S0, S1 y S2
de construcción, podemos construir decodificadores de mayor toman el valor lógico ’1’ cuando A > B, A < B y A = B,
tamaño. respectivamente. Obtenga las ecuaciones Booleanas de cada
1. Implementar en Quartus II realizar la respectiva salida teniendo en cuenta la Tabla I.
simulación para el decodificador 1:2 presentado en la Figura
2 usando la Tabla III.

I0

I1
Fig. 4. Comparador

Tabla IV
TABLA DE VERDAD COMPARADOR
Fig. 2. Decodificador 1:2
Entradas A>B A<B A=B
A1 A0 B1 B0 S0 S1 S2
0 0 0 0 0 0 1
Tabla III
0 0 0 1 0 1 0
TABLA DE VERDAD DECODIFICADOR 1:2
0 0 1 0 0 1 0
Entradas Salidas 0 0 1 1 0 1 0
Sel En I0 I1 0 1 0 0 1 0 0
X 0 0 0 0 1 0 1 0 0 1
0 1 1 0 0 1 1 0 0 1 0
1 1 0 1 0 1 1 1 0 1 0
1 0 0 0 1 0 0
1 0 0 1 1 0 0
2. Usando el bloque digital del decodificador 1:2, 1 0 1 0 0 0 1
implemente y simule el decodificador 2:4 presentado en la 1 0 1 1 0 1 0
1 1 0 0 1 0 0
Figura 3 usando la Tabla II. 1 1 0 1 1 0 0
1 1 1 0 1 0 0
1 1 1 1 0 0 1
C. Comparador
Los circuitos comparadores son sistemas combinatorios que 2. A partir de las ecuaciones Booleanas encontradas,
comparan la magnitud de dos números de N bits e indica cúal implemente en Quartus II el circuito comparador de 2 bits.
de ellos es mayor, menor o igual. Dependiendo del número de Realizar la respectiva simulación.
bits a comparar, será la relación del comparador.
 3. Implementar y simular el circuito presentado en la Figura VI. E VALUACI ÓN
5. Comprobar todos los posibles estados del circuito. 1) Informe escrito: 40 %
2) Simulaciones: 30 %
3) Puntualidad en la entrega: 30 %
R EFERENCIAS
[1] Codificador y Decodificador. Disponible en: https://goo.gl/xDmzUv.
[2] Automatización: Codificadores y Decodificadores. Disponible en:
https://goo.gl/bsZMhd.

Fig. 5. Comparador – Mux

D. Preguntas de Investigación
1) Cuántos tipos de codificadores existen en la electrónica
digital? Explicar cada uno de ellos.
2) Enumerar y explicar algunas aplicaciones de los codifi-
cadores y decodificadores.

IV. I NFORME
Elabore el informe correspondiente de cada práctica con las
siguientes especificaciones:
1) Resumen de la práctica (Escrita en inglés)
2) Introducción (explicar el objetivo de la práctica)
3) Procedimiento (El procedimiento de la práctica debe
explicarse. El informe con diagramas y sin explicación
ni comentarios carece de valor)
4) Análisis e interpretación de resultados (Los resultados
deben de analizarse y comentarse con base en el pro-
cedimiento)
5) Observaciones (Qué observaciones pueden surgir a partir
del laboratorio)
6) Conclusiones
7) Referencias bibliográficas

V. O BSERVACIONES
• La omisión de alguno de los ı́tems en el informe o de
las actividades presentadas en este laboratorio, representa
una disminución de la nota. El informe debe hacer
referencia ordenada a cada uno de los puntos de la guı́a.
• El informe se debe entregar siguiendo el formato de
reporte técnico y usando la plantilla IEEE.
• Cualquier copia parcial o total de un informe de lab-
oratorio entre los grupos de trabajo será sancionada,
evı́tese inconvenientes.
• El informe debe ser enviado al correo institucional del
docente (pcrealpe@admon.uniajc.edu.co) en la fecha es-
tipulada.
• Fecha de entrega: Septiembre 21 del 2019.