07 electronicaII Contenidos PDF

SEMANA 7 – ELECTRÓNICA II
ELECTRÓNICA II
SEMANA 7
Lógica secuencial
Todos los derechos de autor son de la exclusiva propiedad de IACC o de los otorgantes de sus licencias. No está
IACC-2017
permitido copiar, reproducir, reeditar, descargar, publicar, emitir, difundir, poner a disposición del público ni
utilizar los contenidos para fines comerciales de ninguna clase. 1
APRENDIZAJE ESPERADO
• Analizar procedimientos de diseño, tipos
de flip-flops y circuitos temporizados en
circuitos basados en lógica secuencial.
IACC-2017
2
APRENDIZAJE ESPERADO ....................................................................................................................2

INTRODUCCIÓN ...................................................................................................................................4
1. LÓGICA SECUENCIAL ...................................................................................................................5
1.1 PROCEDIMIENTO DE DISEÑO ..............................................................................................7
1.2 FLIP-FLOPS .........................................................................................................................10
1.2.1 TIPOS DE FLIP-FLOPS .................................................................................................10
1.2.2 TABLAS DE TEMPORIZADO DE FLIP-FLOPS ................................................................11
1.3 CIRCUITOS TEMPORIZADOS ..............................................................................................13
1.3.1 ANÁLISIS DE TIEMPO .................................................................................................13
1.3.2 ECUACIONES DE ESTADO ..........................................................................................15
COMENTARIO FINAL..........................................................................................................................20
REFERENCIAS .....................................................................................................................................21
IACC-2017
3
INTRODUCCIÓN
Los cambios a nivel de la electrónica digital definir como sistemas de almacenamiento de
han permitido crear innumerables tipos de uno o más datos, evitando que se pierdan,
circuitos con el objeto de mejorar los ya hasta que el usuario lo considere necesario,
existentes, aun cuando mantienen el principio es decir, pueden variar su contenido a su
básico de la funcionabilidad bajo códigos voluntad. El corazón de una memoria son los
binarios. flip flops, los que constituyen una
combinación de compuertas lógicas y pueden
Todo ello ha permitido el diseño de circuitos
almacenar datos que se pueden manipular
para contar, sumar, separar, entre otras
con reglas preestablecidas por el circuito
operaciones que satisfagan las necesidades
mismo.
del hombre, basándose en el funcionamiento
de compuertas digitales, en donde los datos Esta semana se tratarán aspectos básicos de
presentes en las salidas cambian de acuerdo la lógica secuencial, procedimiento de diseño,
con sus entradas y de otras acciones que flip flops y tipos, así como aspectos
permitan almacenar temporalmente los relacionados con su funcionamiento, entre
resultados. los que se encuentran las tablas de
temporizado de flip flops, circuitos, análisis de
Para dar respuesta a esta necesidad se
tiempo y las ecuaciones de estado.
crearon las memorias, las que se pueden
“Los errores del pensamiento son deficiencias de percepción en lugar de errores de lógica”.
Edward de Bono
IACC-2017
4
1. LÓGICA SECUENCIAL
Un sistema secuencial, a diferencia de un sistema combinacional, es un sistema cuyas funciones de
salida en cada momento no solo dependen de las variables de entrada, sino también del estado
anterior en que encontraba el sistema
Figura 1. Circuito secuencial y combinacional.

Fuente: Santamaría, 1993, p. 101.
Según Arias (2007), “un sistema secuencial se debe a que el valor de salida en un instante
determinado no depende de los estados lógicos de las entrada en dicho instante, sino de la
secuencia de estados de las entradas” (p. 192). En este tipo de sistema son utilizados con frecuencia
los mapas de Karnaugh para el proceso de simplificación, al igual que los sistemas de lógica
combinacional.
Figura 2. Diagrama de bloques del circuito secuencial.

Fuente: http://bit.ly/2UjmPiW
El circuito secuencial está confomado por un circuito combinatorio y elementos de

almacenamiento, los que juntos forman un sistema retroalimentado. Los elementos de
almacenamiento pueden almacenar información binaria en formato de 1’s y 0’. Esta información
define el estado del circuito secuencial. La información binaria que recibe el circuito secuencial a
través de las entradas externas, en conjunto con el estado presente almacenado en memoria,
determinan el valor binario de las salidas.
IACC-2017
5
Existen dos tipos de circuitos secuenciales: los síncronos y asíncronos, en donde cada uno de ellos
posee características y funcionabilidad específica (Morris, 2003):
• Circuito secuencial asíncrono: conocido como latch, su estado puede ser afectado en
cualquier instante al cambiar el valor de las variables de entrada y el almacenamiento está
conformado por dispositivos con retraso de tiempo, donde la capacidad de almacenamiento
se debe a que la señal tarda un tiempo finito en propagarse por el dispositivo.
En los sistemas asíncronos del tipo compuertas, el almacenamiento está formado por
compuertas que se retroalimentan, son sistemas inestables y pocos utilizados.
Figura 3. Circuito secuencial asíncrono.

Fuente: http://bit.ly/2MxSlH9
• Circuito secuencial síncrono: conocidos como flip-flops, utilizan señales que modifican su
estado en instantes discretos de tiempo. La sincronización se efectúa por medio del
generador de señales de reloj, el que genera de forma periódica pulsos de reloj, propiciando
que los elementos de almacenamiento sean afectados a la llegada de cada pulso del reloj.
Figura 4. Circuito secuencial síncrono.

Fuente: http://bit.ly/2MxSlH9
IACC-2017
6
Entre las características de los circuitos secuenciales se pueden destacar:
• Poseen realimentación, en donde una o más señales de salida se vuelven a introducir como
señales de entradas.
• Existe dependencia explícita del tiempo.
• Posee elementos de retraso fijo e independiente de cualquier señal y elementos de

memoria, que almacenan el valor de la entrada en un instante y lo mantienen hasta que la
señal ordene almacenar un nuevo valor.
1.1 PROCEDIMIENTO DE DISEÑO

Los sistemas síncronos son el tipo de circuito más utilizado debido a que son sencillos de diseñar. La
tabla de transición solo se cumple cuando se activa la señal del reloj. El elemento de memoria básico
dentro de este tipo de sistemas es el biestable, conocido como flip flop, dispositivo binario que
almacena el estado 0 o el estado 1. Para diseñar circuitos secuenciales síncronos, es necesario seguir
los siguientes pasos sugeridos por Morris (2003, p. 2015):
Paso 1 Especificaciones de diseño
Paso 2 Tablas de estados
Paso 3 Reducir el número de estados
Paso 4 Tabla de transición
Paso 5 Determinar cantidades de flip-flops
Paso 6 Selección de flip-flops
Paso 7 Derivar entradas biestables
Paso 8 Simplificar funciones
Paso 9 Dibujar diagrama
Figura 5. Procedimiento de diseño circuito síncrono.

Fuente: Morris, 2003, p. 205
IACC-2017
7
Se puede precisar un poco más el paso a paso, de la siguiente manera:
• Paso 1.
o Definir las especificaciones de funcionamiento, incluyendo el diagrama de flujo.
• Paso 2.
o Obtener la tabla de estados.
• Paso 3.
o Reducir el número de estados (opcional).
• Paso 4.
o Asignar valores binarios a cada estado de la tabla para obtener la tabla de
transición.
• Paso 5.
o Determinar el número de flip flops necesarios y asignar un símbolo a cada uno.
• Paso 6.
o Escoger el tipo de flip flop a utilizar.
• Paso 7.
o Mediante la tabla de transición, derivar las entradas de los biestables (tabla de
excitación) y las salidas. Estas suelen ser funciones combinacionales.
• Paso 8.
o Simplificar las funciones mediante métodos como Karnaugh, McCluskey, entre
otros; o construirlas usando dispositivos MSI o PLDs.
• Paso 9.
o Dibujar el diagrama lógico.
Cada tipo de circuito secuencial presenta su propio procedimiento de diseño. Al respecto, Morris
(2003) afirma que es necesario definir los siguientes pasos para los circuitos secuenciales
asíncronos:
Paso 1 Tabla de flujo de estados
Paso 2 Reducir número de estados
Paso 3 Asignación de códigos de estados
Paso 4 Tabla de transición
Paso 5 Mapas de excitación
Paso 6 Diagrama lógico
Paso 7 Verificación de riesgos
Figura 6. Procedimiento de diseño de circuitos asíncrono.

IACC-2017
8
De igual manera, se puede precisar este paso a paso, a partir de la siguiente descripción:
• Paso 1.
o Construir una tabla del flujo de estados, con la descripción verbal o escrita del
problema; a cada posible estado del sistema se le debe asociar un significado
relacionado con el problema, donde:
§ Cada fila de la tabla permitirá un solo estado estable, de manera que la

salida será descrita en función del estado.
§ Solo se permite por vez, el cambio de una sola variable de entrada,

concediéndole el tiempo suficiente para que alcance un nuevo estado
estable antes de producirse un cambio en las variables de entrada.
§ La tabla tendrá estados extra, que posteriormente podrán ser reducidos.
• Paso 2.
o Reducir el número de estados de la tabla, en donde los criterios y métodos a utilizar
son los mismos que en los circuitos síncronos. Dos estados son equivalentes
cuando:
§ Todos sus estados siguientes tienen salidas iguales.
§ Si los estados siguientes son diferentes, deberán conducir a estados

equivalentes.
• Paso 3.
o Asignar a cada estado una combinación de variables internas, de manera tal que
solo cambie una variable entre estados adyacentes. Una manera de determinar las
adyacencias es a través de los diagramas de estado.
• Paso 4.
o Construir la tabla de transiciones. De igual manera que los circuitos síncronos, las
funciones de excitación son realizadas mediante lógica combinacional
realimentada, utilizándose algún dispositivo de memoria asíncrono como el flip flop
SR, el cual es biestable debido a que es capaz de permanecer en uno de dos estados
durante un tiempo indefinido en ausencia de perturbaciones.
• Paso 5.
o Construir los mapas de excitación y determinar la realización libre de riesgos en las
ecuaciones de excitación, mediante la utilización del método de Karnaugh para la
reducción de funciones lógicas, con las que se implementarán los circuitos lógicos
realimentados.
IACC-2017
9
• Paso 6.
o Dibujar el diagrama lógico a partir de las funciones lógicas reducidas.
• Paso 7.
o Verificar la existencia de posibles riesgos esenciales, asegurándose de que los
tiempos mínimos de excitación y realimentación sean más largos que los retrasos
en la lógica de entrada.
De acuerdo con los pasos para el diseño de cada tipo de circuito secuencial, se puede reconocer que
ambos poseen pasos u operaciones que pueden ser modelados de igual forma, y que la diferencia
radica en el control de ciertos elementos, puesto que en el caso síncrono los elementos son
controlados por una señal externa, mientras que en los sistemas asíncronos esta señal no existe o
es generada por el propio circuito.
1.2 FLIP-FLOPS
El flip flop, denominado también como FF, “es un elemento básico de una memoria que cambia por
un cambio momentáneo de sus entradas llamado Trigger” (Morris, 2003, p. 217), y también se le
conoce como multivibrador debido a que es capaz de permanecer en uno de dos estados posibles
(arriba, abajo o también representados por 1 y 0) durante un tiempo indefinido. Son utilizados en
el área de la electrónica digital para memorizar información y el paso de un estado a otro se logra
variando las entradas.
1.2.1 TIPOS DE FLIP-FLOPS

Existen dos grandes grupos de FF: los síncronos y los asíncronos, donde cada uno presenta
internamente su clasificación (Santamaría, 1993, p. 115), y de acuerdo con su funcionabilidad puede
variar la habilitación y transmisión de datos.
IACC-2017
10
Asíncrono Flip –flops SR
Flip - flops Flip – flops JK
Síncronos Flip – flop tipo D
Flip – flop tipo T
Figura 7. Tipos de flip - flops.

1.2.2 TABLAS DE TEMPORIZADO DE FLIP-FLOPS

Cada tipo de flip-flop posee su propia tabla de temporizado, o llamada también tabla de la verdad,
en la que se representan la funcionabilidad de cada FF así como los estados de las variables de
estado, control y salida.
• Flip flop SR: el cambio de estado se efectúa en el flanco de bajada del pulso de reloj. El
estado S=R=1 sigue siendo un estado prohibido. Flip flop tipo RS tiene tres entradas, S (de
inicio), R (reinicio o borrado) y C (para reloj). Tiene una salida Q y a veces también una salida
complementada, la que se indica con un círculo en la otra terminal de salida. Hay un
pequeño triángulo en frente de la letra C, para designar una entrada dinámica o reloj. El
símbolo indicador dinámico denota que el flip flop responde a una transición positiva (de 0
a 1) de la señal de reloj.
Figura 8. Tabla de la verdad Flip Flop SR.

Fuente: http://bit.ly/2WirkvQ
• Flip Flop JK: la operación de un FF tipo JK es similar a la de un FF SC; la diferencia es que no

tiene un estado inválido. Para la condición J=K=1 el FF complementa el estado presente.
IACC-2017
11
Figura 9. Tabla de la verdad Flip Flop JK.

• Flip Flop D: posee una entrada además de la del reloj llamada Data o D y es de utilidad
cuando se quiere almacenar un dato de un bit (0 o 1). Si hay un 1 en la entrada D cuando se
aplica el pulso de reloj la salida Q toma el valor de 1 (SET) y lo almacena. Si hay un 0 en la
entrada D, cuando se aplica el pulso de reloj la salida toma el valor de 0 (RESET) y lo
almacena.
Figura 10. Tabla de la verdad Flip Flop D.

• Flip Flop T: posee una entrada adicional a la del reloj, conocida como Toggle, en el caso de
0 en la entrada T, al aplicar el pulso de reloj la salida mantiene el valor, pero si la entrada
posee un 1 se complementa.
Figura 11. Tabla de la verdad Flip Flop T.

IACC-2017
12
1.3 CIRCUITOS TEMPORIZADOS

La temporización es una función fundamental en los circuitos de aplicación industrial y en los
equipos de consumo pueden realizar funciones de retardo de tareas y control del tiempo. De
acuerdo con Carretero (2009) “es el elemento que media o interfiere entre dos fases en un proceso,
de forma que se produce una señal que excita a otra transcurrido un tiempo determinado” (p. 231).
Existen temporizadores mecánicos y electrónicos, y los electrónicos se pueden clasificar según su
diseño y funcionamiento en:
• Temporización a la activación: retardan un tiempo desde que se conecta el circuito hasta

que se activa la salida.
• Temporización a la desactivación: retardan la desconexión de la salida un tiempo después

de suprimida la señal de activación.
• Temporización a la activación/desactivación: combinan la acción de un temporizador a la

activación con otro.
1.3.1 ANÁLISIS DE TIEMPO

Los flip flops son dispositivos síncronos o asíncronos de dos estados. El término síncrono significa
que la salida cambia de estado en un instante de una entrada de disparo denominada reloj (CLK), o
también “entrada de control”. Un flip flop disparado por flanco1 cambia de estado con el flanco
positivo de subida o con el flanco negativo de bajada del impulso de reloj y es sensible a sus entradas
sólo en esta transición del reloj.
Los flip flops que pueden ser disparados por flanco son S-R, D y JK, por flanco positivo o por flanco
negativo. Para identificar un flip flop de disparado por flanco se realiza mediante el símbolo lógico
del triángulo ubicado dentro del bloque en la entrada del reloj (C).
• Flip Flop SR: Durante el pulso 1 de reloj, S está en nivel BAJO y R está en nivel BAJO, por lo
tanto, Q no cambiará (recordemos que se supuso que el flip flop se encontraba en estado
RESET, por lo tanto, ese estado se mantiene: BAJO en Q). Durante el pulso 2 de reloj, S está
en nivel BAJO y R está en nivel ALTO, por lo tanto, Q se encuentra en estado RESET. Durante
el pulso 3 de reloj, S está en nivel ALTO y R está en nivel BAJO, por lo que Q pasa a ALTO
(Estado SET). Durante el pulso 4 de reloj, S está en nivel BAJO y R está en nivel ALTO, por lo
que Q pasa a BAJO (Estado RESET). Durante el pulso 5 de reloj, S está en nivel ALTO y R está
1
Disparado por flanco (transición del nivel bajo al alto).
IACC-2017
13
en nivel BAJO, por lo que Q pasa a ALTO (Estado SET). Durante el pulso 6 de reloj, S sigue
estando en nivel ALTO y R en nivel BAJO, por lo que Q se mantiene en ALTO (Estado SET).
Figura 12. Diagrama de tiempo Flip Flop SR.

Fuente: http://bit.ly/2WjHGEt
• Flip Flop JK: En el primer pulso de reloj, J y K están en ALTO, por lo que, debido a la condición
de basculación o conmutación, se cambia el dato de Q (Recordemos que el flip flop estaba
en RESET). En el segundo pulso de reloj, J y K están en BAJO, por lo que se cumple la
condición de No cambio, Q se mantiene en alto por ser el estado anterior. En el tercer pulso
de reloj, J está a nivel BAJO y K a nivel ALTO produciendo así una condición RESET, por lo
que la salida Q pasa a nivel BAJO. En el cuarto pulso de reloj, J está en nivel ALTO y K en nivel
BAJO, por lo que se produce así una condición SET, teniendo en la salida de Q un nivel ALTO.
En el quinto pulso de reloj, la condición del flip flop sigue siendo SET, debido a que las
entradas de J y K siguen estando en ALTO, por consiguiente, Q se mantiene en ALTO. En el
sexto pulso de reloj, J y K están en BAJO, permitiendo la condición de No cambio, por lo que
la salida Q se mantiene en ALTO.
Figura 13. Diagrama de tiempo Flip Flop JK.

Fuente: http://bit.ly/2WjHGEt
IACC-2017
14
1.3.2 ECUACIONES DE ESTADO

Los pulsos de reloj se aplican simultáneamente a todas las entradas de reloj de los flip flops, que
tengan el circuito de forma tal que estos cambiarán de estado en sincronismo con dichos pulsos,
esto es, cuando ocurran los flancos de los pulsos de reloj a los que son sensibles los flip flops.
El estado presente en un circuito secuencial es el conjunto de estados individuales de cada uno de

los flip flops, es decir, dado el estado original en 101 del circuito secuencial, se establece que el flip
flop A se encuentra en el estado 1, el flip flop B en 0 y el flip flop C en el estado 1. De acuerdo con
lo anterior, el número de estados que puede tener un circuito secuencial es igual a 2r, donde r es el
número de flip flops que posee dicho circuito.
Las salidas de una lógica combinacional dependen de las entradas a la misma, donde las salidas son
funciones de A, B, C, X1, X2, …, Xn:
salidas = f1(estado presente, entradas)
La relación anterior plantea que el valor en que se encuentra una salida cualquiera de un circuito
secuencial en un momento dado depende no solamente de los valores que tengan las señales de
entrada en ese momento, sino también del estado presente en el circuito secuencial. Se debe
observar que el estado presente en un circuito secuencial depende de cómo llegó el circuito a ese
estado, es decir de valores anteriores en las señales de entrada al mismo. Se puede plantear una
relación similar para las funciones de excitación de los flip flops, donde:
funciones de excitación = f (estado presente, entradas)
Como los valores que tengan las funciones de excitación de los flip flops en el momento de ocurrir
un pulso de reloj cualquiera, determinan el estado siguiente de cada uno de los flip flops, es decir,
el estado después de la ocurrencia del pulso de reloj, se puede plantear una dependencia similar
para el estado siguiente del circuito. El estado presente es el estado que tiene el circuito antes y en
el momento de ocurrir un pulso de reloj n y el estado siguiente es el estado después de ocurrir dicho
pulso:
Estado siguiente = f2 (estado presente, entradas)
Figura 14. Estado de un circuito secuencial.

Fuente: http://bit.ly/2RfjvmW
IACC-2017
15
Un circuito secuencial queda completamente determinado si en cada estado presente en que se

encuentre se conocen:
• Los valores de las señales de salida del circuito.
• El estado siguiente al cual pasa el circuito, cuando ocurra un pulso de reloj.
Como el estado del circuito secuencial es el conjunto de estados de los flip flops individuales, para
conocer el estado siguiente del circuito se debe conocer el estado siguiente de cada uno de los flip
flops.
Una ecuación de estado es una expresión algebraica que proporciona el estado siguiente de un flip
flop particular en función del estado presente en un circuito secuencial y de los valores que tengan
las señales de entrada al mismo. El lado izquierdo de la ecuación denota el estado siguiente y el lado
derecho es una función de Boole que evaluada produce el valor del estado siguiente del flip flop.
Por ejemplo, la ecuación de estado A(t+1) = xÁ´B + xA´B´ es la ecuación de estado del flip-flop A de
un circuito secuencial con dos flip flops A y B y una sola señal de entrada: x.
La ecuación anterior nos dice que el estado siguiente del flip flop A, A(t+1), es 1 si:
1) El estado presente en el circuito es el estado 01 y x=0,
2) El estado presente en el circuito es el estado 00 y x=1.
En cualquier otra condición, el estado siguiente del flip flop A será el estado 0.
Es importante para entender el proceso efectuar un ejercicio práctico, para lo cual se plantean las
siguientes ecuaciones, que describen completamente un circuito secuencial:
A(t+1) = Bx´+ AB + Ax´

B(t+1) = A´x + A´B + Bx
Y = AB´x
El diseño del circuito secuencial utilizando flip flops JK, queda de la siguiente manera: las ecuaciones
anteriores se refieren a un circuito secuencial con dos flip flops A y B, por lo que tendrá 4 estados:
00, 01, 10 y 11, tiene una entrada x y una salida Y.
IACC-2017
16
De acuerdo con el circuito Q es el estado presente en el flip flop y Q(t+1) es el estado siguiente del
mismo. Se debe observar que Q(t+1) y Q no son dos variables distintas, sino la misma variable.
Ambas denominaciones representan la salida del flip flop pero en momentos del tiempo diferentes.
Así, Q es el valor de la salida del flip flop antes de que ocurra un pulso de reloj, y Q(t+1) después de
que ocurra el pulso.
Con respecto a la tabla de la verdad o característica se puede construir la tabla del flip flop, la que
genera el estado siguiente del flip flop en función del estado presente, y de las entradas de
excitación J y K; luego, se construye el mapa de Karnaugh para encontrar Q(t+1) de forma
simplificada.
De acuerdo con lo anterior se plantean las ecuaciones características de los flip flops A y B
A(t+1) = JA A´+ KÁ A y B(t+1) = JBB´+ K´BB
Donde JA y KA son las entradas J y K del flip-flop A, y JB y KB las correspondientes al flip-flop B. De

la ecuación de estado del flip-flop A se puede plantear lo siguiente.
A(t+1) = Bx´+ AB + Ax´ = (A+A´) Bx´+ AB + Ax´= BxÁ´ + (Bx´+ B + x´)A
IACC-2017
17
Comparando esta expresión con la ecuación característica del flip-flop A se obtienen las funciones
de las entradas de excitación de este flip-flop.
JA = Bx´ y KA = (Bx´+ B + x´)´= (B´+ x) B´x = B´B´x + B´x x= B´x ´B´x = B´x
Procediendo de forma similar con el flip-flop B se encuentra:
B(t+1) = A´x + A´B+ Bx = A´(B+B´)x + A´B + Bx = A´x B´ + (A´x + A´ +x) B = A´x B´+ (A´+ x) B
Por tanto
JB = A´x y KB = (A´+ x)´ = Ax´
De las funciones encontradas de las entradas de excitación JK de los flip-flops A y B junto con la
función de la señal de salida Y , se puede elaborar el circuito secuencial formado por 2 flip-flops JK,
1 inversor y 5 compuertas AND.
Evaluando las ecuaciones de estado del circuito secuencial se puede encontrar el estado siguiente
para cada estado presente y cada estado que tenga la señal de entrada x. De manera similar, como
la señal de salida Y = AB´x, esta señal solo tendrá el valor de 1 lógico cuando el circuito se encuentre
en el estado 10 y la señal de entrada x = 1. Lo anterior se resume en la siguiente tabla de estados:
IACC-2017
18
IACC-2017
19
COMENTARIO FINAL
Los sistemas secuenciales son llamados así debido a que el valor de salida en un instante
determinado no depende de los estados lógicos de la entrada en dicho instante, sino de la secuencia
de estados de las entradas; están conformados por un circuito combinatorio y elementos de
almacenamiento que -en conjunto- forman un sistema retroalimentado. Los elementos de
almacenamiento pueden almacenar información binaria en formato de 1’s y 0’; dicha información
define el estado del circuito secuencial. Pueden ser síncronos y asíncronos, donde cada uno posee
caracteristicas de funcionabilidad específicas, así como el proceso para el diseño de circuitos es
distinto, aunque posean pasos iguales.
Los flip flops son elementos básicos de una memoria que cambia por una variación momentánea de
sus entradas llamado Trigger. Pueden ser síncronos y asíncronos, entre ellos se encuentran SR, JK, T
y D, cada uno de estos presenta una tabla de temporización o de verdad, que permite validar el
funcionamiento de los circuitos de acuerdo con los valores de las entradas, que posteriormente
permitirá la generación de las ecuaciones de estado.
Durante el transcurso de la semana se estudiaron los aspectos básicos de la lógica secuencial, tales
como el procedimiento de diseño, flip flops, tipos de flip flops, tablas de temporizado de flip flops y
circuitos temporizados, donde se estudiaron los análisis de tiempo y las ecuaciones de estado.
IACC-2017
20
REFERENCIAS
Arias, J. (2007). Problemas resueltos de electrónica digital. Madrid, España: Editorial Delta
Publicaciones.
Carretero, A. (2009). Electrónica. Madrid, España: Editorial Editex.
Morris, M. (2003). Diseño digital. Naulcapan de Juárez, México: Editorial Pearson.
Santamaría, E. (1993). Electrónica digital y microprocesadores. Madrid, España: Editorial Biblios
Industrias Gráficas S.L.
Tocci, R. (2003). Sistemas digitales, principios y aplicaciones. Naulcapan de Juárez, México: Editorial
Pearson.
PARA REFERENCIAR ESTE DOCUMENTO, CONSIDERE:
IACC (2019). Lógica secuencial. Electrónica II. Semana 7.
IACC-2017
21

07 electronicaII Contenidos PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

07 electronicaII Contenidos PDF

Cargado por

Copyright:

Formatos disponibles

SEMANA 7 – ELECTRÓNICA II

APRENDIZAJE ESPERADO ....................................................................................................................2

Figura 1. Circuito secuencial y combinacional.

Figura 2. Diagrama de bloques del circuito secuencial.

El circuito secuencial está confomado por un circuito combinatorio y elementos de

Figura 3. Circuito secuencial asíncrono.

Figura 4. Circuito secuencial síncrono.

Entre las características de los circuitos secuenciales se pueden destacar:

• Existe dependencia explícita del tiempo.

• Posee elementos de retraso fijo e independiente de cualquier señal y elementos de

1.1 PROCEDIMIENTO DE DISEÑO

Paso 1 Especificaciones de diseño

Paso 2 Tablas de estados

Paso 3 Reducir el número de estados

Paso 4 Tabla de transición

Paso 5 Determinar cantidades de flip-flops

Paso 6 Selección de flip-flops

Paso 7 Derivar entradas biestables

Paso 8 Simplificar funciones

Paso 9 Dibujar diagrama

Figura 5. Procedimiento de diseño circuito síncrono.

Se puede precisar un poco más el paso a paso, de la siguiente manera:

Paso 1 Tabla de flujo de estados

Paso 2 Reducir número de estados

Paso 3 Asignación de códigos de estados

Paso 4 Tabla de transición

Paso 5 Mapas de excitación

Paso 6 Diagrama lógico

Paso 7 Verificación de riesgos

Figura 6. Procedimiento de diseño de circuitos asíncrono.

§ Cada fila de la tabla permitirá un solo estado estable, de manera que la

§ Solo se permite por vez, el cambio de una sola variable de entrada,

§ La tabla tendrá estados extra, que posteriormente podrán ser reducidos.

§ Todos sus estados siguientes tienen salidas iguales.

§ Si los estados siguientes son diferentes, deberán conducir a estados

1.2.1 TIPOS DE FLIP-FLOPS

Asíncrono Flip –flops SR

Flip - flops Flip – flops JK

Síncronos Flip – flop tipo D

Flip – flop tipo T

Figura 7. Tipos de flip - flops.

1.2.2 TABLAS DE TEMPORIZADO DE FLIP-FLOPS

Figura 8. Tabla de la verdad Flip Flop SR.

• Flip Flop JK: la operación de un FF tipo JK es similar a la de un FF SC; la diferencia es que no

Figura 9. Tabla de la verdad Flip Flop JK.

Figura 10. Tabla de la verdad Flip Flop D.

Figura 11. Tabla de la verdad Flip Flop T.

1.3 CIRCUITOS TEMPORIZADOS

• Temporización a la activación: retardan un tiempo desde que se conecta el circuito hasta

• Temporización a la desactivación: retardan la desconexión de la salida un tiempo después

• Temporización a la activación/desactivación: combinan la acción de un temporizador a la

1.3.1 ANÁLISIS DE TIEMPO

Figura 12. Diagrama de tiempo Flip Flop SR.

Figura 13. Diagrama de tiempo Flip Flop JK.

1.3.2 ECUACIONES DE ESTADO

El estado presente en un circuito secuencial es el conjunto de estados individuales de cada uno de

salidas = f1(estado presente, entradas)

funciones de excitación = f (estado presente, entradas)

Estado siguiente = f2 (estado presente, entradas)

Figura 14. Estado de un circuito secuencial.

Un circuito secuencial queda completamente determinado si en cada estado presente en que se

• Los valores de las señales de salida del circuito.

• El estado siguiente al cual pasa el circuito, cuando ocurra un pulso de reloj.