UNIVERSIDAD DEL VALLE

EXAMEN PREVIO

Estudiante: Noe Enriquez Rodriguez Fecha:

Carrera: IMT Asignatura: Grupo:
Docente:Ing. Raul balderrama Laboratorio:5
Practica N°: Título de la Practica: circuit. Sumadores y restadores de 8 bits
Firma Estudiante: Firma Docente:

1. Competencias-

El estudiante:

Diseñara circuitos combinacionales sumadores y restadores de 8 bits entendiendo el

funcionamiento de los procesos aritméticos en un computador.

2. Fundamento teórico-

Manejo de sumadores de 4 bits

Conocimiento de restadores por complemento a 2

3. Material y equipo utilizado-

Item Denominación Cantidad Unidad Observaciones

1 Fuente de Poder 1 pza La práctica es para 1
grupo de 2 estudiantes, la
capacidad del Laboratorio
2 Milímetro Digital 1 pza
es de 10 grupos

INSUMOS

Item Denominación Cantidad Unidad Observaciones

1 Bread board 1 pza
La práctica es para 1
2 7483 – Sumador 4 BIT 2 pza
grupo de 2 estudiantes, la
3 Resistencia de 220 Ω 9 pza capacidad del Laboratorio
es de 10 grupos
4 LED Rojo 9 pza
5 Compuerta lógica XOR 12 pza
4. Procedimiento-

4. PROCEDIMENTO

Parte4.1

Arme un circuito sumador y restador de dos bytes con el 74LS83

A7A6A5A4A3A2A1A0
+ B7B6B5B4B3B2B1B0
C8 C7C6C5C4C3C2C1C0

El valor del acarreo tiene que ser mostrado en un led. Independiente. Verifique el
funcionamiento de su circuito con los incisos a), b) y c)
a) b) c)
124 158 -140
+ 205 - 100 + 65

a)

b)

c)

Figura 1

Figura 1.- El bit de CONTROLde este circuito si se coloca en 0 mantiene la entrada

en lasalida y si se coloca a 1 niega las entradas para realizar la suma en
complemento a2, este bit de CONTROL debe también estar conectado con el C0
(acarreo de entrada del bit menos significativo)
5. Datos recogidos (tablas y cálculos)-

a) 124 + 205 = 329

= 101001001

b) 158-100 = 58
= 0101100
 c) -140 + 65 = -75
= 01110101

6. Recomendaciones-

Tener cuidado al polarizar los integrados debido a q estos se pueden dañar y tendrán que
ser remplazados, conectar con cuidado las compuertas y todo el cableado