Está en la página 1de 5

Universidad del Valle de Guatemala

Facultad de Ingeniería
Departamento de Ciencias de la Computación
CC3001 Introducción a la Organización de Computadoras
Sección 10

PROYECTO 1: LÓGICA DIGITAL


CONTADOR DE 4 BITS
Descendente – Números Pares

Byron Orlando Morales Sequen


Josué Rendón Estrada

03 de Abril de 2009
Descripción
Tabla 1. Materiales

Cantidad Material Capacidad


1 Chip AND SN74LS08 -
1 Chip OR SN74LS32 -
1 Flip Flop JK HD74LS73A -
1 Timer SA555C -
1 Capacitor 100 µf
4 Leds -
4 Resistencia 300 Ω
2 Resistencia 1kΩ
1 mt Cable -
1 Protoboard 3 galletas
1 Cortables -

El proyecto a realizar fue un contador de 15 a 0 (4 bits). Este cuenta solo los números pares, y
lo hace descendentemente. El despliegue se hace por medio de 4 LEDs, es decir un
despliegue binario. En base a lo explicado en clase se realizó:

1. Diagramas de estado
2. Tablas de estado del sistema
3. Mapas de Karnaugh de las funciones a implementar (obtener funciones simplificadas)
4. Diagrama del circuito
5. Circuito implementado

Diagramas de estado
Tablas de estado

Mapa de Karnaugh
Diagrama del Circuito

Conclusiones
1. El circuito funciona bajo una frecuencia de 4.8 Hz