Momento Intermedio

Unidad 2: “Análisis de circuitos combinacionales”

Grupo 243004-14

Presentado por:
Diego Giovanni Caviedes Gardeazabal.
CC. 13.511.383

Presentado a:
Sandra Milena García
Tutor

Marzo 2020.
Universidad Nacional Abierta y a Distancia UNAD
Bogotá D.C.
Electrónica digital
 Introducción

El desarrollo de la tarea 2 del curso de electrónica digital se enfoca en el desarrollo de

las competencias académicas para que el alumno entienda los conceptos asociados a los
circuitos digitales combinacionales como el Multiplexor (MUX), decodificador y
codificador, de igual forma se desarrolla el concepto de alto nivel que buscar reducir procesos
y facilitar la descripción de hardware. Haciendo uso de herramientas de simulación se
fortalecen las habilidades necesarias para el desarrollo del lenguaje de descripción de
hardware (VHDL).
 Objetivos

Objetivo General:

Aprendizaje de conceptos asociados a los circuitos digitales combinacionales

Objetivos Específicos:

1. Aprendizaje del lenguaje VHDL para Multiplexores

2. Aprendizaje del lenguaje VHDL para Codificadores y decodificadores
3. Desarrollo del concepto de alto nivel en VDHL
 Actividades a desarrollar

1. Actividad 1: Describa en VDHL tres multiplexores utilizando la sentencia with-select.

Los tres multiplexores deben tener un tamaño diferente (2 a 1, 8 a 1, etc.) y cada entrada
un número de bits diferente.

a. Multiplexor No.1: (MUX1)

• Datos de funcionamiento del multiplexor

COMPONENTE CANTIDAD IDENTIFICACIÓN
Numero de entradas: 4 (A, B, C, D)
Bits de entrada: 8 bits
Canales de selección: 1 (Sel)
Bits de selección: 2 bits
Salida: 1 (S)
Bits de salida: 8 bits
• Impresión de pantalla de la descripción en VDHL
• Señales de entrada al multiplexor
SEÑAL DECIMAL BINARIO HEXADECIMAL SELECCIÓN SALIDA
A 13 00001101 D 00 A
B 51 00110011 33 01 B
C 11 00001011 B 10 C
D 83 01010011 53 11 D

• Impresión de pantalla del resultado (diagrama) de la simulación, en el cual se debe

evidenciar el correcto funcionamiento del diseño.

b. Multiplexor No.2: (MUX2)

• Datos de funcionamiento del multiplexor
COMPONENTE CANTIDAD IDENTIFICACIÓN
(A0, A1, A2, A3, A4, A5,
Numero de entradas: 8
A6, A7)
Bits de entrada: 6 bits
Canales de selección: 1 (Sel)
Bits de selección: 3 bits
Salida: 1 (S)
Bits de salida: 6 bits

• Impresión de pantalla de la descripción en VDHL

• Señales de entrada al multiplexor
SEÑAL DECIMAL BINARIO HEXADECIMAL SELECCIÓN SALIDA
A0 25 011001 19 000 A0
A1 30 011110 1E 001 A1
A2 35 100011 23 010 A2
A3 40 101000 28 011 A3
A4 45 101101 2D 100 A4
A5 50 110010 32 101 A5
A6 55 110111 37 110 A6
A7 60 111100 3C 111 A7
• Impresión de pantalla del resultado (diagrama) de la simulación, en el cual se debe
evidenciar el correcto funcionamiento del diseño.

c. Multiplexor No.3: (MUX3)

• Datos de funcionamiento del multiplexor

COMPONENTE CANTIDAD IDENTIFICACIÓN
Numero de entradas: 2 (A, B)
Bits de entrada: 8 bits
Canales de selección: 1 (Sel)
Bits de selección: 1 bit
Salida: 1 (S)
Bits de salida: 8 bits
• Impresión de pantalla de la descripción en VDHL
• Señales de entrada al multiplexor
SEÑAL DECIMAL BINARIO HEXADECIMAL SELECCIÓN SALIDA
A 13 00001101 D 0 A
B 51 00110011 33 1 B

• Impresión de pantalla del resultado (diagrama) de la simulación, en el cual se debe

evidenciar el correcto funcionamiento del diseño.

2. Actividad 2: Describa en VDHL un decodificador de 3 entradas utilizando la sentencia

with-select.

• Datos de funcionamiento del decodificador

COMPONENTE CANTIDAD IDENTIFICACIÓN
Numero de entradas: 3 (E0, E1, E2)
Bits de entrada: 1 bits
Salida: 3 = 23 = 8 (S0,S2,S3,S4,S5,S6,S7)
Bits de salida: 6 bits

• Señales de entrada al decodificador

BINARIO
OUT PULSO DE SALIDA
E0 E1 E2
0 0 0 S0 0 0 0 0 0 0
0 0 1 S1 1 0 0 0 0 0
0 1 0 S2 0 1 0 0 0 0
0 1 1 S3 0 0 1 0 0 0
1 0 0 S4 0 0 0 1 0 0
1 0 1 S5 0 0 0 0 1 0
1 1 0 S6 0 0 0 0 0 1
1 1 1 S7 1 1 1 1 1 1
• Impresión de pantalla de la descripción en VDHL
• Impresión de pantalla del resultado (diagrama) de la simulación, en el cual se debe
evidenciar el correcto funcionamiento del diseño.
3. Actividad 3: Describa en VDHL un codificador de 4 entradas, sin prioridad, utilizando la
sentencia with-select.

• Datos de funcionamiento del decodificador

COMPONENTE CANTIDAD IDENTIFICACIÓN
Numero de entradas: 4 (E0, E1, E2, E3)
Bits de entrada: 4 bits
Salida: 4 = 22 = 2 (S0, S1)
Bits de salida: 1 bits

• Señales de entrada al decodificador

PULSO DE BINARIO
IN
ENTRADA SO S1
E0 1 0 0 0 0 0
E1 0 1 0 0 0 1
E2 0 0 1 0 1 0
E3 0 0 0 1 1 1

• Impresión de pantalla de la descripción en VDHL

• Impresión de pantalla del resultado (diagrama) de la simulación, en el cual se debe
evidenciar el correcto funcionamiento del diseño.

4. Actividad 4: Describa en VDHL el circuito que se muestra en la siguiente figura:

a. Utilizando la sentencia With-Select

• Impresión de pantalla de la descripción en VDHL

With - Select
• Impresión de pantalla del resultado (diagrama) de la simulación, en el cual se debe
evidenciar el correcto funcionamiento del diseño.
b. Utilizando la sentencia When-Else

• Impresión de pantalla de la descripción en VDHL

When - Else
• Impresión de pantalla del resultado (diagrama) de la simulación, en el cual se debe
evidenciar el correcto funcionamiento del diseño.
5. Actividad 5: Describa en VDHL el circuito que se muestra en la siguiente figura,
utilizando la sentencia When-else

Debe contener:

a. Utilizando la sentencia When-Else

• Impresión de pantalla de la descripción en VDHL
 • Impresión de pantalla del resultado (diagrama) de la simulación, en el cual se debe
evidenciar el correcto funcionamiento del diseño.

6. Actividad 6: Describa en VDHL el circuito que se muestra en la siguiente figura, el diseño

debe contener tres modulos diferentes (tres componentes) y un archivo de alto nivel, tal
como se muestra en la siguiente figura.
a. Utilizando la sentencia With-Select

• Impresión de pantalla de la descripción en VDHL (Modulo sumas)

• Impresión de pantalla de la descripción en VDHL (Modulo restas)

• Impresión de pantalla de la descripción en VDHL (Modulo MUX)

• Impresión de pantalla con el RTL de alto nivel.
• Impresión de pantalla del resultado (diagrama) de la simulación, en el cual se debe
evidenciar el correcto funcionamiento del diseño.
Conclusiones
Referencias bibliográficas