Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Monografia - Memoria
Monografia - Memoria
Arquitectura de Computadoras
1
Índice
Sistemas de Memoria..................................................................................3
Jerarquía de Memoria..................................................................................4
Definiciones..................................................................................................4
Memoria ROM..............................................................................................5
Memoria RAM..............................................................................................7
2
La memoria es un componente esencial en los computadores. En el diseño del
hardware e inclusive del software, esta cumple un rol muy importante. A lo largo de
los años, las tecnologías involucradas en la fabricación y diseño de memorias han
cambiado para adaptarse a las crecientes velocidades de procesamiento.
1. Sistemas de memoria
La forma en que los datos de las memorias son accedidos pueden categorizarse en
cuatro grupos basados en distintos principios. El método secuencial permite acceder
a una parte de la memoria pasando primero por cada una de las posiciones
anteriores a la que se desea seleccionar, el directo permite acceder primero a un
bloque reducido de memoria para luego realizar una búsqueda secuencial más
corta, el método aleatorio se basa en la selección de los datos en un tiempo
constante sin importar su posición y el método asociativo permite ubicar a los datos
según una etiqueta compuesta por una porción del dato mismo.
3
2. Jerarquía de Memoria
3. Definiciones
Ciclo de Bus: Cada vez que se envían o reciben datos por medio de un bus,
podemos decir que se cumplió un ciclo. Por lo general consta de dos a cinco
periodos completos de una señal de reloj.
4
Tiempo de Ciclo: Se refiere al tiempo de acceso a memoria más el tiempo luego del
cual puede realizarse un segundo direccionamiento.
4. Memoria ROM
AT28C64B
5. Memoria RAM
Al igual que la memoria ROM, la memoria RAM puede ser considerada como un
conjunto de posiciones de memoria, solo que en cada una de estas puede leerse
información y también puede escribirse. Cada una de estas posiciones de memoria
se identifica por una dirección única, la cual recibe el nombre de palabra. En cada
palabra es posible leer o almacenar un número fijo de bits, los cuales pueden
representar una instrucción o dato.
7
DRAM: la memoria de acceso aleatorio dinámico tiene células de memoria con un
transistor y un condensador emparejados que requieren una actualización constante.
Ya no se usan.
DDR RAM: Sucesora de la memoria SRAM, tiene un diseño similar, pero con una
sola muesca y 184 contactos. Ofrece una velocidad entre 200 y 600MHZ. Se
caracteriza por utilizar un mismo ciclo de reloj para hacer dos intercambios de datos
a la vez.
DDR2 RAM: Tiene 240 pines. Los zócalos no son compatibles con la DDR RAM. La
muesca está situada dos milímetros hacia la izquierda con respecto a la DDR RAM.
Se comercializan pares de módulos de 2Gb (2x2GB). Pueden trabajar a velocidades
entre 400 y 800MHz.
Memoria Cache
Es decir, cada vez que el usuario necesite acceder a un dato que sea
constantemente utilizado, el mismo se almacena en la memoria caché, así, cuando
se necesite hacer uso de éste, nuevamente, ya estará almacenado en la memoria
caché y el proceso de búsqueda será mucho más rápido.
8
Memoria cache de asignación asociativa
Entre los distintos métodos de asignación de memoria cache lo que varía es el costo
y el rendimiento. Dentro de una asignación asociativa se podría analizar un espacio
de memoria de 232 palabras, dividida en 227 bloques de 32 palabras por bloque. La
memoria principal no se divide físicamente de dicha manera, simplemente es la
visión que tiene la memoria cache de la memoria principal. Los bloques de la
memoria cache o líneas de cache, tiene un tamaño que puede ir desde 8 hasta 64
bytes. La información entra y sale de la memoria cache de a una línea por vez.
Podemos dar un ejemplo que consiste en 214 líneas en la que se puede colocar dos
bloques de memoria principal. Existen más bloques de memoria principal que líneas
de memoria cache y cualquiera de los 227 bloques puede situarse en cualquier línea,
pero solo puede ser un bloque por línea en un determinado momento.
9
Al igual que antes la memoria de divide en 2 27 bloques de 32 palabras por bloque y
la memoria de igual modo cuenta con 214 líneas. Hay demasiados bloques de
memoria principal para la cantidad de línea de memoria cache por lo que si
dividimos dicha cantidad de bloques en cantidad de líneas podemos asignar 2 13
bloques de memoria principal para cada línea de memoria cache. Con el propósito
de mantener el control de cuál de los 213 bloques posibles se encuentra en cada
línea, se agrega un campo de etiquetas de 13 bits que contiene un identificador cuyo
rango va desde 0 hasta 213 - 1.
Dado que hay 214 líneas de memoria, existen 214/2= 213 conjuntos. Para asignar una
dirección a un conjunto de utiliza la asignación directa y dentro del conjunto la
10
asignación asociativa. La dirección tiene un formato de 13 bits en el campo del
conjunto para identificar al conjunto en el que se encontraría la palabra a la que se
desea acceder si estuviese en la memoria cache.
Escritura de cache: si los datos están en la memoria cache se puede realizar una
escritura inmediata, escribir los datos en la memoria principal y simultáneamente en
la memoria cache. O una escritura diferida, que consiste en enviar los datos solo a la
memoria cache. Diferir de memoria principal hasta que se haya limpiado el bloque.
Si los datos no se encuentran en la cache, se procede a hacer una escritura de
asignación en la cual se trae la línea a la memoria cache y luego actualiza; o una
escritura sin asignación, que solo actualiza la memoria principal
A medida que fue creciendo el tamaño de ios circuitos integrados de silicio, así como
la densidad de integración de los elementos que lo componen, se hizo posible incluir
la memoria cache en el mismo circuito integrado que el procesador. Dado que la
velocidad de procesamiento interna del circuito integrado es mayor que la velocidad
de comunicación entre circuitos integrados, una memoria cache integrada en el
mismo circuito que el procesador puede ser más rápida que una memoria cache
externa al circuito procesador. No obstante, la tecnología actual no ofrece la
densidad suficiente como para colocar toda la memoria cache en el mismo circuito
integrado del procesador. Por tal motivo, se han desarrollado memorias cache de
múltiples niveles en las cuales el nivel más rápido, Ll, se integra en el mismo circuito
integrado que contiene al procesador, en tanto que el resto de la memoria se coloca
fuera de dicho circuito integrado. Las memorias cache de datos e instrucciones se
mantienen separadas en el nivel L1, en tanto que en el nivel L2 se implementan
unificadas, lo que significa que la misma memoria contiene tanto datos como
instrucciones
12
Bibliografía
13
14