UNIVERSIDAD TÉCNICA DE AMBATO

FACULTAD DE INGENIERÍA EN SISTEMAS, ELECTRÓNICA E INDUSTRIAL

PERÍODO ACADÉMICO: MARZO – AGOSTO 2019

UNIVERSIDAD TÉCNICA DE AMBATO

Facultad de Ingeniería en Sistemas, Electrónica e Industrial
“Tarea N°2”
Tema: Ejercicios Floyd y Tocci
Carrera: Telecomunicaciones
Ciclo Académico y Paralelo: Septiembre-Febrero 2019
Alumno: Laura Nata Ana Gabriela
Módulo y Docente: Sistemas Digitales
Ing. Carlos Gordón

EJERCICIOS THOMAS FLOYD

CAPÍTULO 3

2.-En la Figura 3.75 se muestra una red de inversores en cascada. Si se aplica un nivel ALTO en
el punto A, determinar los niveles lógicos de los puntos B hasta F.

4. Repetir el problema 3 para las señales de la Figura 3.77.

6. En la Figura 3.79 se indican las señales de entrada que se aplican a una puerta AND de cuatro
entradas. Determinar la señal de salida para las entradas dadas en función del tiempo, mediante
un cronograma.
 UNIVERSIDAD TÉCNICA DE AMBATO
FACULTAD DE INGENIERÍA EN SISTEMAS, ELECTRÓNICA E INDUSTRIAL
PERÍODO ACADÉMICO: MARZO – AGOSTO 2019

8. Repetir el problema 5 para una puerta OR de 3 entradas.

 10. Para las cinco señales de entrada de la Figura 3.80,
determinar la salida en una puerta AND de
5 entradas y de una puerta OR de 5 entradas. Dibujar el diagrama de tiempos.

12. Determinar la salida de la puerta para la señal de entrada de la Figura 3.82 y dibujar el diagrama
de tiempos.

14. Como ya sabe, los dos símbolos lógicos representados en la Figura 3.84 representan operaciones
equivalentes. La diferencia entre ellos es estrictamente de tipo funcional. Para el símbolo NAND, se requieren
dos entradas a nivel ALTO para obtener una salida a nivel BAJO. Para el símbolo negativa−OR se requiere al
menos una entrada a nivel BAJO para obtener una salida a nivel ALTO. Utilizando estos dos puntos de vista
funcionales, demostrar que producirán la misma salida para las entradas dadas.

16. Determinar la señal de salida para las entradas indicadas en la Figura 3.85, y dibujar el diagrama de
tiempos.
18. Los símbolos de las puertas NAND y negativa−OR representan operaciones equivalentes, pero son
funcionalmente diferentes. Para la puerta NOR, se necesita al menos una de las entradas a nivel ALTO para
obtener un nivel BAJO de salida. Para la puerta negativa−AND, se necesita que las dos entradas estén a nivel
BAJO para obtener un nivel de salida ALTO. Utilizando
estos dos puntos de vista funcionales, demostrar que ambas puertas de la Figura 3.86 generarán la misma
salida para las entradas dadas.

20. Repetir el problema 11 para una puerta OR−exclusiva.

22.Determinar la salida de una puerta OR−exclusiva para las entradas indicadas en la Figura 3.77, y dibujar el
diagrama de tiempos.

24.Determinar mediante los números de fila y de columna qué fusibles deben fundirse en la matriz AND
programable de la Figura 3.88, para implementar cada uno de los siguientes términos producto: X1 = ABC, X2
= ABC, X3 = ABC.
26. Utilizando las hojas de características de las Figuras 3.65 y 3.66, determinar lo siguiente:
(a) La disipación de potencia del 74LS00 para la máxima tensión de alimentación y un ciclo
de trabajo del 50%.
(b) La tensión de salida mínima para el nivel ALTO de un 74LS00.
(c) El retardo de propagación máximo para un 74LS00.
(d) La tensión de salida máxima para el nivel BAJO de un 74HC00A.
(e) El retardo de propagación máximo para un 74HC00A.

28. La puerta A tiene tPLH = tPHL = 6 ns. La puerta B tiene tPLH = tPHL = 10 ns. ¿Qué puerta puede trabajar a
una frecuencia más alta?

32. Determinar las puertas que fallan de la Figura 3.91 analizando los cronogramas.
34. El circuito de alarma de cinturón de seguridad de la Figura 3.16 funciona mal. Se detecta que cuando se
enciende el interruptor de arranque y el cinturón está abrochado, la alarma se activa y no se apaga. ¿Cuál
será el problema más probable? ¿Cómo lo localizaría?

36 ¿Qué fallos cree que se pueden haber producido si la salida de una puerta NAND de 3 entradas
permanece a nivel ALTO independientemente del nivel de las entradas?

38. En un determinado proceso de fabricación automatizado, se insertan automáticamente los

componentes en una tarjeta de circuito impreso. Después de activar la herramienta de inserción,
la tarjeta de circuito impreso debe estar correctamente posicionada, y el componente que
se va a insertar debe estar en la recámara. Estas condiciones previas se indican mediante un
nivel de tensión ALTO. La herramienta de inserción requiere un nivel de tensión BAJO para
activarse. Diseñar un circuito para implementar este proceso.

40. Suponer que la señal de activación de la Figura 3.15 es la forma de onda indicada en la Figura 3.93.
Suponer que también se dispone de la señal B. Diseñar un circuito que genere un impulso de reset activo a
nivel ALTO para el contador, sólo durante el tiempo que la señal de activación está a nivel BAJO.
42. Modificar el circuito lógico de detección de intrusión de la Figura 3.24, para que se puedanproteger dos
habitaciones adicionales, cada una de ellas con dos ventanas y una puerta.

CAPÍTULO 4

2. Escribir una expresión que sea 1 sólo si todas sus variables (A, B, C, D y E) son 1.

4. Evaluar las siguientes operaciones:

(a) 0 + 0 +1 (b) 1 + 1 + 1 (c) 1 ⋅ 0 ⋅ 0

(d) 1 ⋅ 1 ⋅ 1 (e) 1 ⋅ 0 ⋅ 1 (f) 1 ⋅ 1 + 0 ⋅ 1 ⋅ 1

6. Hallar los valores de X para todos los posibles valores de las variables.

8. Identificar la regla o reglas del álgebra de Boole en que está basada cada una de las siguientes
igualdades.
10. Aplicar los teoremas de DeMorgan a cada expresión:

12. Escribir la expresión booleana para cada puerta lógica de la Figura 4.55.

14. Dibujar el circuito lógico representado por cada una de las siguientes expresiones.
(a) A + B + C (b) ABC (c) AB + C (d) AB + CD
16. Construir una tabla de verdad para cada una de las siguientes expresiones booleanas.

18. Mediante las técnicas del álgebra de Boole, simplificar las siguientes expresiones:
20. Determinar cuáles de los circuitos lógicos de la Figura 4.57 son equivalentes.

22. Convertir las siguientes expresiones en sumas de productos:

24. Convertir cada suma de productos del Problema 22 a su forma estándar.

26. Determinar el valor binario de cada término en las expresiones suma de productos del
Problema 24.

28. Convertir cada una de las expresiones suma de productos estándar del Problema 24 a su forma
producto de sumas estándar.

30. Desarrollar la tabla de verdad de cada una de las siguientes expresiones suma de productos
estándar:
32. Desarrollar la tabla de verdad de cada una de las siguientes expresiones producto de sumas
estándar:

34. Para cada tabla de verdad de la Figura 4.58, obtener una expresión suma de productos estándar
y un producto de sumas estándar.
36. Dibujar un mapa de Karnaugh de 4 variables y etiquetar cada celda según su valor binario.

38. Utilizar un mapa de Karnaugh para hallar la suma de productos mínima para cada una de las
expresiones siguientes.
40. Expandir las expresiones siguientes a su forma suma de productos estándar.
42. Utilizar un mapa de Karnaugh para reducir las expresiones siguientes a su forma suma de productos
mínima.

44. Utilizar el mapa de Karnaugh para implementar la forma suma de productos mínima de la función
lógica especificada en la tabla de verdad de la Figura 4.60.

46. Utilizar un mapa de Karnaugh para hallar la suma de productos mínima de las siguientes
expresiones:
48. Para la función especificada en la tabla de verdad de la Figura 4.59, determinar el producto de
sumas mínimo mediante el mapa de Karnaugh.

50. Convertir cada una de las siguientes expresiones producto de sumas mínimo a la forma de
suma de productos mínima utilizando un mapa de Karnaugh.

52. Aplicar el mapa de Karnaugh para minimizar la siguiente suma de productos.

56. Explicar por qué los códigos 1010, 1011, 1100, 1101, 1110 y 1111 pertenecen a la categoría de
condiciones “indiferentes” en las aplicaciones con displays de 7 segmentos.
58. Repetir el Problema 57 para la lógica de los segmentos c hasta g.

60. Rediseñar la lógica del segmento a utilizando un producto de sumas mínimo ¿Cuál es más sencilla,
la suma de productos mínima o el producto de sumas mínimo?

62. Resumir los resultados del rediseño que se ha hecho en los Problemas 60 y 61, y recomendar
el mejor diseño en función del mínimo número de circuitos integrados. Especificar los tipos
de CI que se utilizarían.
 LIBRO “TOCCI”

CAPITULO 3

3-2. Suponga que la entrada A en la figura 3-52 se conectó a tierra en forma inadvertida (es decir, A=0).
Dibuje la forma de onda de salida resultante.

4.Lea las siguientes aseveraciones con respecto a una compuerta OR. Al principio tal vez parezcan válidas,
pero después de analizarlas se dará cuenta que ninguna es verdadera siempre.Demuestre esto mediante un
ejemplo específico para refutar cada aseveración.

(a) Si la forma de onda de salida de una compuerta OR es igual que la forma de onda en una de sus entradas,
la otra entrada se mantendrá de manera permanente en BAJO.

(b) Si la forma de onda de salida de una compuerta OR siempre está en ALTO, una de sus entradas se
mantendrá de manera permanente en ALTO.

6.Cambie la compuerta OR en la figura 3-52 por una compuerta AND.

(a) Dibuje la forma de onda de salida.

(b) Dibuje la forma de onda de salida si la entrada A se conecta de manera permanente a tierra.

(c) Dibuje la forma de onda de salida si A se pone en corto de manera permanente con 5 V

8.Cambie la compuerta OR en la figura 3-6 por una compuerta AND y dibujela forma de onda de la salida.
10. Verdadero o falso: sin importar cuántas entradas tenga, una compuerta AND producirá una salida en
ALTO para sólo una combinación de niveles de entrada.

12.a) Escriba la expresión booleana para la salida x en la figura 3-53(a). Determine el valor de x para todas las
posibles condiciones de entrada y liste los valores en una tabla de verdad.

(b) Repita el proceso para el circuito de la figura 3-53(b).

14. (a) Cambie cada compuerta OR por una compuerta AND y cada compuerta AND por una compuerta OR en
la figura 3-15(b). Después escriba la expresión para la salida. (b) Complete una tabla de análisis.
16. Para cada una de las siguientes expresiones, construya el circuito lógico correspondiente utilizando
compuertas AND y OR e INVERSORES.
18. Repita el problema 3-17 para una compuerta NAND.
20. Determine la tabla de verdad para el circuito de la figura 3-24.

22. Demuestre los teoremas (15a) y (15b) probando todos los casos posibles.

24. Simplifique la siguiente expresión usando los teoremas (13b), (3)y (4).
26. Simplifique cada una de las siguientes expresiones usando los teoremas de DeMorgan.
28. Convierta el circuito de la figura 3-53. (b) en uno que utilice sólo compuertas NAND. Después escriba la
expresión de salida para el nuevo circuito, simplifíquelo utilizando los teoremas de DeMorgan y compárelo
con la expresión para el circuito original.

30. Muestre cómo puede construirse una compuerta NAND de dos entradas apartir de dos compuertas NOR
de dos entradas.

32. Un jet emplea un sistema para monitorear los valores de revoluciones por minuto (rpm), presión y
temperatura de sus motores mediante el uso de motores que operan de la siguiente manera:

salida del sensor de RPM=0 sólo cuando la velocidad<4800 rpm

salida del sensor P=0 sólo cuando la presión<220 psi

salida del sensor T=0 sólo cuando la temperatura<200° F

34. Dibuje las representaciones estándar para cada una de las compuertas lógicas básicas. Después dibuje las
representaciones alternativas.

36. Determine las condiciones de entrada necesarias para activar la salida Z en la figura 3-37 (b). Para ello,
trabaje regresando desde la salida, como se hizo en los ejemplos 3-22 y 3-23.

(b) Suponga que el estado BAJO de Z es el que debe activar la alarma. Cambie el diagrama del circuito para
reflejar lo anterior y después utilice el diagrama revisado para determinar las condiciones de entrada
necesarias para activar la alarma.

38. Determine las condiciones de entrada necesarias para hacer que la salida en la figura 3-57 cambie a su
estado activo.
40. Use los resultados del problema 3-38 para obtener la tabla de verdad completa para el circuito de la
figura 3-57.

CAPITULO 4

2. Simplifique el circuito de la figura 4-65 mediante el uso del álgebra booleana.

4.Diseñe el circuito lógico que corresponde a la tabla de verdad que se mues-tra en la tabla 4-11
6. Una planta de manufactura necesita tener un sonido de bocina para indicarla hora de salida. La bocina
deberá activarse cuando se cumpla cualquierade las siguientes condiciones: 1. Es después de las 5 en punto y
todas las máquinas están apagadas. 2. Es viernes, se completó la producción del día y todas las
máquinasestán apagadas.

Diseñe un circuito lógico que controle la bocina. (Sugerencia:use cuatrovariables lógicas de entrada
para representar las diversas condiciones; porejemplo, la entrada A estará en ALTO sólo cuando sean
las 5 en punto o más tarde)

8. La figura 4-66 muestra un diagrama para un circuito de alarma de automóvilque se utiliza para detectar
ciertas condiciones indeseables. Los tres interruptores se utilizan para indicar el estado de la puerta del lado
del conduc-tor, el motor y las luces, en forma respectiva. Diseñe el circuito lógico conestos tres interruptores
como entradas, de manera que la alarma se activecada vez que exista cualquiera de las siguientes
condiciones:

■Las luces estén encendidas mientras que el motor esté apagado.

■La puerta esté abierta mientras que el motor esté encendido.

10. Implemente el circuito del problema 4-5, utilizando sólo compuertas NAND.

12. Para la tabla de verdad que se muestra a continuación, cree un mapa K de2, agrupe los términos y
simplifique. Después analice de nuevo la tablade verdad para ver si la expresión es verdadera para todas las
entradas en latabla.

14. Simplifique la expresión en (a)* el problema 4-1(e), usando un mapa K.(b) el problema 4-1(g), usando un
mapa K. (c)* el problema 4-1(h), usandoun mapa K.
16. La figura 4-68 muestra un contador BCD que produce una salida de cuatrobits, la cual representa el
código BCD para el número de pulsos que se hanaplicado a la entrada del contador. Por ejemplo, después de
haberse produ-cido cuatro pulsos, las salidas del contador son DCBA= 01004.
18. El ejemplo 4-3 demostró la simplificación algebraica. El paso 3 produjo laecuación SOP.Use un mapa K
parademostrar que esta ecuación puede simplificarse aún más que la respuestaque se muestra en el ejemplo.

20. Determine la forma de onda de salida para el circuito de la figura 4-70.

(a)Repita el proceso con la entrada B mantenida en BAJO.

(c) Repita el proceso con la entrada B mantenida en ALTO.

22. Diseñe un circuito que produzca una salida en ALTO sólo cuando las tres entradas estén en el mismo
nivel.

(a). Use una tabla de verdad y un mapa K para producir la solución SOP.

(b). Use compuertas XOR de dos entradas y otras compuertas para encontrar una solución.
24. Modifique el circuito de la figura 4-23 para comparar dos números de cuatro bits y producir una salida en
ALTO cuando los dos números concuerden de manera exacta.

26. La figura 4-73 representa un circuito multiplicador que toma dos números binarios de dos bits (y produce
un número binario de salida, que es igual al producto aritmético de los dos números de entrada. Diseñe el
circuito lógico para el multiplicador. (Sugerencia: el circuito lógico tendrá cuatro entradas y cuatro salidas.
28.Diseñe un circuito lógico cuya salida esté en ALTO cada vez que A y B estén ambas en ALTO, siempre y
cuando C y D estén ambas en BAJO o ambas en ALTO. Trate de hacer esto sin utilizar una tabla de verdad.
Después compruebe su resultado construyendo una tabla de verdad a partir de su circuito, para ver si
concuerda con la declaración del problema.

30. La figura 4-74 muestra la intersección de una autopista principal con uncamino de acceso secundario. Se
colocaron sensores de detección de vehículos a lo largo de los carriles C y (camino principal) y de los carriles A
y B (camino de acceso). Las salidas de estos sensores están en BAJO (0) cuando no hay vehículos presentes, y
en ALTO (1) cuando hay vehículos presentes. El semáforo de la intersección debe controlarse de acuerdo con
la siguiente lógica:

32. Bajo qué condiciones permitirá una compuerta OR que una señal lógica pase hacia su salida sin
modificarla?

(b) Repita el inciso (a) para una compuerta AND.

(c) Repita el proceso para una compuerta NAND.

(d) Repita el proceso para una compuerta NOR

34. Diseñe un circuito lógico que permita que la señal de entrada A pase hasta la salida sólo cuando la
entrada de control B esté en BAJO, mientras que la entrada de control C esté en ALTO; en caso contrario, la
salida debe estar en BAJO

36.Diseñe un circuito lógico que controle el paso de la señal A, de acuerdo con los siguientes requerimientos:
1. La salida X será igual a A cuando las entradas de control B y C sean iguales. 2. X permanecerá en ALTO
cuando B y C sean distintas.

38.Use el mapeo K para diseñar un circuito que cumpla con los requerimientosdel ejemplo 4-17. Compare
este circuito con la solución en la figura 4-23. Aquí se recalca que el método del mapa K no puede aprovechar
la lógica delas compuertas XOR y XNOR. El diseñador debe ser capaz de determinarcuándo pueden utilizarse
estas compuertas.

40. Las señales que se muestran en la figura 4-76 se aplican a las entradas del circuito de la figura 4-32.
Suponga que hay un circuito abierto interno enZ1-4.

(a) ¿Qué indicará una sonda lógica en Z1-4?

(b) ¿Qué lectura de voltaje de corriente directa esperaría en Z1-4? (Recuerde que los CIs son TTL.)

(c) Haga un bosquejo de cuál cree usted que será la apariencia de las señales

CLKOUT y SHIFTOUT.

(d) En vez del circuito abierto en Z1-4, suponga que las terminales 9 y 10de Z2 están en corto interno. Haga
un bosquejo de las probables seña-les en Z2-10, CLOCKOUT y SHIFTOUT.
44. Consulte el circuito lógico de la figura 4-41. Recuerde que se supone que la salida Y debe estar en ALTO
para cualquiera de las siguientes condiciones:

1. A= 1, B=0, sin importar C

2. A= 0, B=1, C=1

Al probar el circuito, el técnico observa que y cambia a ALTO sólo para la primera condición, pero permanece
en BAJO para todas las demás condiciones de entrada. Considere la siguiente lista de posibles fallas. Para
cada una de ellas, escriba sí o no para indicar si podría o no ser la verdadera falla. Explique su razonamiento
para cada una de las opciones en las que conteste que no.

(a) Un corto interno a tierra en Z2-13. (b) Un circuito abierto en la conexión a Z2-13.

(c) Un corto interno con VCC en Z2-11. (d) Un circuito abierto en la conexión de VCC con Z2.

(e) Un circuito abierto interno en Z2-9.

(f) Un circuito abierto en la conexión de Z2-11 a Z2-9.

(g) Un puente de soldadura entre las terminales 6 y 7 de Z2

46. Suponga que todas las compuertas en la figura 4-41 son CMOS. Cuando el técnico prueba el circuito
descubre que opera en forma correcta, excepto para las siguientes condiciones:

1.A=1, B=0, C=0

2.A=0,B=1,C=1

48. Suponga que el sistema de la figura 4-77 está funcionando de manera que la alarma se active tan pronto
como el conductor o algún pasajero estén sentados y el automóvil esté encendido, sin importar el estado de
los cinturones de seguridad. ¿Cuáles son las posibles fallas? ¿Qué procedimiento seguiría usted para
encontrar la verdadera falla?

50. Verdadero o Falso

(a) El diseño de arriba hacia abajo comienza con una descripción general de todo el sistema y sus
especificaciones.

(b) Un archivo JEDEC puede usarse como archivo de entrada para un programador.

(c) Si un archivo de entrada se compila sin errores, significa que el circuito PLD funcionará en forma correcta.
(d) Un compilador puede interpretar código a pesar de los errores de sin-taxis.

(e) Los vectores de prueba se utilizan para simular y probar un dispositivo

52. ¿Cómo se indican los comentarios en un archivo de diseño de VHDL

54. Enliste tres modos de entrada utilizados para introducir la descripción deun circuito en el software de
desarrollo de PLDs.

56. La siguiente definición de E/S que se da para AHDL y para VHDL. Escriba cuatro instrucciones de
asignación concurrentes que conecten las entradas con las salidas, como se muestra en la figura 4-78.

60. Modifique el diseño de AHDL en la figura 4-54, de manera que z=1 sólo cuando el valor digital sea menor
que 10102.

64. Modifique (a) el diseño de AHDL de la figura 4-60 para implementar la tabla4-1. (b) el diseño de VHDL de
la figura 4-61 para implementar la tabla 4-1.
68. En una microcomputadora, la unidad del microprocesador (MPU) siempre se está comunicando con uno
de los siguientes elementos: (1) memoria de acceso aleatorio (RAM), la cual almacena los programas y datos
que pueden modificarse con facilidad; (2) memoria de sólo lectura (ROM), la cual alma-cena programas y
datos que nunca se modifican; y (3) dispositivos externos de entrada/salida (E/S) tales como teclados,
pantallas de video, impresoras y unidades de disco. Al ejecutar un programa, la MPU genera un código de
dirección que selecciona el tipo de dispositivo (RAM, ROM o E/S) con el que desea comunicarse. La figura 4-
79 muestra un arreglo común en donde la MPU produce como salida un código de dirección de ocho bits). En
realidad la MPU produce como salida un código de dirección de 16 bits, pero los bits de menor orden , no se
utilizan en el proceso de selección de dispositivos. El código de dirección se aplica a un circuito lógico que lo
utiliza para generar las señales de selección de dispositivos: RAM, ROM y E/S.