Ejercicios de aplicación de sistemas

combinacionales
1. Diseñar un circuito combinacional que tenga por entradas dos números binarios de 2
bits, A(a​1​a​2​) y B(b​1​b​2​), y tenga 5 líneas de salida S​i​ que funcionen del siguiente modo:

S​1​=1 si A>B
S​2​=1 si A=B
S​3​=1 si A<B
S4​​ =1 si A es par
S​5​=1 si B es par

2. Diseñar el circuito digital cuyas entradas sean código BCD y cuyas salidas detecten:

a. Dígitos de entrada divisibles por 3.

b. Números mayores o iguales a 7.
c. Números menores que 4.

3. Un código binario de 3 bits se va a transmitir a un receptor. Para proteger el código de

errores se añade un bit de paridad, de forma que haya siempre un número impar de
unos en la combinación transmitida.
a. Desarrollar el circuito digital para generar el bit de paridad en el extremo
emisor de la línea.
b. Desarrollar un segundo circuito para comprobar la paridad de cada una de las
combinaciones del código en el extremo receptor de la línea.

4. Se desea realizar un circuito digital que decodifique señales binarias de 4 bits a código
hexadecimal de modo que puedan ser visualizadas seguidamente en un display de 7
segmentos. El display consta de siete leds c0, c1, .... , c6, donde los dígitos
hexadecimales A, B, C, D, E y F deberán verse tal y como se encuentra en la figura y los
numéricos como cualquier calculadora.

a. Obtenga la tabla de la verdad del circuito que se desea realizar.

b. Minimice en forma de suma de productos las funciones de salida e implemente

el sistema.

5. Las medidas de seguridad en las modernas autopistas utilizan paneles de aviso que
indican a los conductores la presencia de condiciones climáticas adversas para la
conducción. Uno de estos avisos está relacionado con la velocidad del viento la cual es
observada mediante un anemómetro digital capaz de indicar velocidades comprendidas
 entre 0 y 150 Km/h y expresadas en decenas de Km/h. Diseñar un circuito digital que
active una señal de peligro cuando la velocidad del viento alcance valores iguales o
superiores a 70 Km/h .

6. Las especificaciones de un sistema de producción indican que la temperatura

funcionamiento de la maquinaria que lo compone debe encontrarse entre los 30ºC y
50ºC. Para ello desea instalarse un control de temperatura a partir de un sensor cuyo
rango de trabajo se encuentra entre los 10ºC y 160ºC y que presenta la medida de la
temperatura en decenas de ºC codificada en una palabra de 4 bits, T={T​3​, T​2​, T​1​, T​0​}. El
control de temperatura necesita además un circuito lógico que active una señal U, de
forma que reduzca la velocidad de esa máquina cuando se sobrepasen los 50ºC. Si la
temperatura llega a sobrepasar los 100ºC, la señal de alarma U deja de ser relevante y
entonces se activa una segunda señal V que detiene de inmediato la máquina.

a. Obtenga la función lógica simplificada (mínima) en forma de suma de productos

del circuito digital que, a partir de la medida efectuada con el sensor de
temperatura, dispara las señales U y V de una máquina con lógica positiva.

b. Represente el esquema lógico del circuito empleado para ello exclusivamente

puertas NOR de 3 entradas. Suponga que no dispone de las variables de entrada
negadas.

7. Un sistema de alarma contra incendios se conecta a ocho conmutadores de alarma

X​1​,X​2​,...,X​8​. Si se activa solamente un de estos conmutadores debe encenderse una sirena
S​1​. Si se activan dos o más de dos conmutadores simultáneamente debe encenderse S​1 y
una segunda sirena S2​​ . Realizar un circuito lógico de control para el sistema anterior
diseñando un tipo de celda única basada en puertas AND, OR, NAND y NOR que repetida
el número de veces necesario de lugar al circuito deseado.

8. En un bus de datos de 8 bits (D​7​ ... D​0​) se transmiten dos números de 4 bits cada uno, A=
(D7​​ ... D​4​) y B= (D​3​ ... D​0​) . Realice un circuito que sea capaz de detectar números que no
sean BCD en alguno de los dos números que se transmiten por el bus. La salida del
circuito de detección se activa con nivel alto. Para ello, emplear:

a. Dos DECOD 4:16 con las salidas activas a nivel bajo y una sola puerta lógica
adicional (considere el número de entradas de esta puerta que le haga falta).
Considere que la señal de activación /EN se activa también a nivel bajo.

b. Dos MUX 8x1 con las salidas activadas a nivel alto y una puerta lógica adicional.

9. Diseñar un circuito combinacional que realice la complementación a 2 de un número

el complemento a 2 debinario
un de 4bits. Realizar el diseño empleando la propiedad: ”​
it que valga 1 comenzando por
a 1 todos los bits situados a su
”. El circuito debe disponer de una entrada y una salida para permitir conectar
en cascada bloques idénticos para realizar complementadores a 2 de más de 4 bits.

bidirectional simple
10. Diseñar un circuito combinacional de desplazamiento bidireccional (​
) capaz de desplazar los bits de una palabra a la derecha o a la izquierda una
posición de acuerdo a dos señales de control s y d. La entrada s indica si debe
producirse (s=1) o no el desplazamiento (s=0). La entrada d indica si el desplazamiento
 debe hacerse hacia la derecha (d=1) o hacia la izquierda (d=0). Realizar un módulo
combinacional para cada bit de salida e integrar los módulos necesarios para obtener el
desplazamiento de una palabra de entrada de 4 bits.

a. Empleando puertas lógicas.

b. Empleando circuitos multiplexores 1 de 4.

c. Realizar un circuito combinacional de desplazamiento bidireccional capaz de

mover 0,1,2 ó 3 posiciones (​ ) los bits de una palabra de 5
bits de acuerdo a un código de control S​1​S​0​, empleando multiplexores 1 de 8. El
valor decimal del binario S1​​ S0​ indica la longitud del desplazamiento y la entrada
de control d la dirección del mismo.

11. Realizar un sumador con acarreo en paralelo de 4 bits empleando una etapa de acarreo
anticipado de 4 bits. La etapa de acarreo anticipado consiste en un circuito de
generación y propagación de acarreo que se realizará en dos etapas. En la primera se
obtienen las funciones de propagación P​i y generación G​i de acarreo dependientes de los
bits de suma Ai y Bi ( i = 0,1,2,3 ). En la segunda etapa se genera el acarreo Ci en función
de Pi, Gi y un acarreo previo Ci-1. El acarreo Ci así obtenido, junto con los bits de suma
Ai y Bi, se introducen a las entradas de sumadores completos de dos bits dispuestos en
paralelo para obtener la suma y el acarreo final de salida. Escribir las funciones Pi, Gi y
Ci y dibujar el esquema del circuito final.

12. Diseñar un multiplicador de dos números binarios de 4 bits usando puertas AND y
sumadores binarios de 4 bits. Usar las puertas AND para producir los productos
parciales y los sumadores para sumar dichos productos. Dibujar el circuito completo.

13. Diseñar un circuito comprobador de paridad de 8 bit como un bloque con 8 bit de
entrada ( A​11​, A​12​, ...., A​18 ), una salida F​1 y una entrada de control C​1​. Considerar una
segunda unidad de 8 bit ( A​21​, A​22​, ..., A​28 ) con salida F​2 y entrada de control C​2​. Escribir
las funciones F1​ y F​2 de modo que ambos bloques puedan ser conectados en cascada
para comprobar la paridad impar de una información de 16 bits. ¿Qué función cumplen
C1​​ y C2​​ ? Dibujar esquemáticamente el circuito final.

14. 16. Circuito detector y corrector de errores. Se trata de desarrollar un circuito

combinacional que sea capaz de detectar y corregir un error en un código Hamming de
7 bits.

a. Generar el código Hamming de 4 bits de información y 3 bits de paridad. Los

bits de información están codificados en binario natural y ocupan las posiciones
no-potencias de 2 dentro del código, mientras que los bits de paridad ocupan
las posiciones potencias de 2. En la matriz de verificación de paridad, la paridad
de grupo debe ser par.

b. Diseñar un circuito que sea capaz de detectar y corregir el error de un bit

dentro del código completo.
c. Para corregir el error se debe, en primer lugar, determinar el síndrome que
indica, en caso de que exista error, en que posición se ha producido. Este
parámetro se obtiene haciendo corresponder un 1 lógico a la paridad impar y
un 0 lógico a la paridad par en cada grupo de la matriz de verificación de
 paridad, siendo el grupo más significativo aquel que contiene las posiciones más
significativas. Obtener dicho síndrome mediante un circuito generador de
paridad impar de 4 bits empleando puertas OR-EXCLUSIVE.

d. Completar el circuito empleando las pastillas MSI necesarias tales como

multiplexores, decodificadores, etc, así como puertas lógicas adicionales,
indicando el tipo de pastilla empleada y especificando el estado activo de cada
una de sus entradas y salidas. Indicar exactamente las variables de entrada y
salida en cada uno de los elementos del circuito, evitando cualquier tipo de
ambigüedad en la interpretación del mismo.
15. Implemente la función F(A,B,C,D) = A + C’D + BD’ + B’D + B’CE utilizando un solo
multiplexor.

16. Realice las siguientes funciones con un módulo multiplexor 4:1

a. G(b,c,d) = c’ + b
b. H(a,b,c,d) = ΠM(0,1,2,3,6,7,8,9,12,14,15)
c. F(b,c,d) = Σm (0,2,3,5,7)

17. El circuito que aparece en la figura realiza una determinada función. Realizar la misma
función empleando únicamente multiplexores 4:1 del modo más simple posible.

18. Implementar un decodificador de 6:64 utilizando decodificadores 2:4 y 4:16.

19. Diseñe un multiplexor 32:1 utilizando:

a. un multiplexor 16:1 y otro 4:1

b. multiplexores 8:1 (no utilice ninguna puerta adicional)
c. dos multiplexores 16:1, un inversor, y una puerta AND
20. Diseñe un circuito combinacional capaz de detectar un error en la codificación de un
número decimal en código BCD utilizando para ello un decodificador 1:8 y una puerta
lógica. (Se trata de detectar que a la entrada del circuito se presenta una combinación
de bits sin traducción decimal).
21. Implementar las siguientes funciones de cuatro variables utilizando multiplexores de 8
entradas de dato y las puertas lógicas necesarias.

a. f​1​(a.b.c.d) = Σm (0,1,3,5,6,8,9,11,12,13)
b. f​2 (a.b.c.d)
​ = Σm(0,7,8,9,10,11,15)

22. Diseñar un circuito combinacional que implemente las siguientes cuatro funciones
utilizando un decodificador y puertas NAND.

a. f1 = ABC + A’B’C
b. f2 = A’ + B’ + C + Df3 = A + B + C’D + A’D
c. f4 = ACD + AC’D’ + BC’D + BCD’

23. Determine la función realizada por el circuito de la figura, como una lista de minterms
que la forman.

24. Construir un decodificador binario 5x32 empleando decodificadores 3x8 y 2x4.

25. Se dispone de dos termómetros digitales en el interior de un horno de cocción de una

cadena de fabricación de pan tostado. Cada uno de ellos entrega un valor de
temperatura codificado en 6 bits (expresado en decenas de grados centígrados). Los dos
termómetros no siempre dan la misma temperatura al estar ubicados en distintos
puntos de la caldera, por lo que nos interesa obtener la media de ambos valores para
determinar la temperatura en el interior de la misma. Si la temperatura promedio se
sale del margen comprendido entre 560ºC y 600ºC se dispara una señal de alarma. Si se
dispone de un multiplexor digital de 8 entradas, un decodificador de 8 salidas y un
sumador completo de 4 bits, diseñe el circuito combinacional que activa la señal de
alarma. (Dividir un número por dos equivale a eliminar su bit menos significativo).

26. Utilizando dos sumadores completos de dos bits, un multiplexor de 8 entradas y los
inversores que se precisen, diseñe un circuito combinacional capaz de detectar la
presencia de 3 y solo 3 bits a “1” en palabras de 6 bits.