Informe Final de Circuitos Digitales 2

La decana de américa, universidad de Perú

DISEÑO DE CIRCUITOS SECUENCIALES

INFORME FINAL N°06

DOCENTE :

ING. OSCAR CASIMIRO PARIASCA

ALUMNO :

SANTILLÁN SALAZAR RUBEN SANDRO 13190083

INFORME DIGITAL II
 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

1. Analice y explique el funcionamiento de los circuitos de la parte experimental.

Presentar el diagrama de tiempos de los circuitos del experimento. Presentar las
tablas de transición, diagramas de estados, etc.

Pregunta 2 del previo :

Indique a que tipo de circuito secuencial corresponde cada uno de los que ha
analizado.
Se puede utilizar un tipo de flip-flop para implementar otros tipos de flip-flop. Dibujar
las tablas de estado
para las siguientes preguntas. Debe mostrar la entrada (In), las salidas (Q, Q+) y
cada entrada al flip-flop en
su tabla de estado:
a) Utilize flip-flop J-K para implementar un flip-flop tipo D
b) Utilize flip-flop T para implementar un flip-flop tipo D

a)

b)

Pregunta 3 del previo:

Diseñar un circuito secuencial utilizando Flip Flops, que implemente el

siguiente diagrama de transición de estados :

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 2

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

Obtenga la tabla de estados, las ecuaciones de entradas, salida y de estados.

A partir de la tabla, obtenga funciones simplificadas.
Utilize para su diseño:
a) Flips Flops tipo JK b) Flip Flops tipo D
c) Mostrar los diagramas de tiempo correspondientes para 10 pulsos de reloj.

a) Flips Flops tipo JK

Tabla de estados

Tabla de transición y tabla de salidas:

Tabla inversa de biestables (biestables JK):

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 3

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

Funcion de salida

Funciones de estado

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 4

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

Implementación

b) Flip Flops tipo D

Tabla de estados

Tabla de transición y tabla de salidas:

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 5

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

Tabla inversa de biestables (biestables D):

Función de salida

Funciones de estado

Implementación

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 6

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

Pregunta 4 del Previo

Diseñar un circuito secuencial utilizando Flip Flops, que implemente el
siguiente diagrama de transición de estados :

Obtenga la tabla de estados, las ecuaciones de entradas, salida y de estados.

A partir de la tabla, obtenga funciones simplificadas.
Utilize para su diseño:
a) Flips Flops tipo JK b) Flip Flops tipo D
c) Mostrar los diagramas de tiempo correspondientes para 10 pulsos de reloj.
a) Flips Flops tipo JK
Tabla de estados

Tabla de transición y tabla de salidas (combinadas juntas):

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 7

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

Tabla inversa de biestables (biestables JK):

Función de salida

Funciones de estado

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 8

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

Implementación

b) Flip Flops tipo D

Tabla de estados

Tabla de transición y tabla de salidas (combinadas juntas):

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 9

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

Tabla inversa de biestables (biestables D):

Funcion de salida

Funciones de estado

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 10

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

Implementación

Pregunta 5 del previo

Diseñar un circuito secuencial tipo Moore de entrada W y salida Z únicas,
elaborando una tabla de estados
mínimos, que generan una salida de Z = 1 si en la secuencia de entrada detecta
patrones W igual a 110 ó
101 , de lo contrario, Z = 0. Deben detectarse secuencias sobrepuestas.

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 11

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

A=000,B=001,C=010,D=011,E=100,F=101

Pregunta 6 del previo

Repetir el problema anterior para un circuito secuencial tipo Mealy.

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 12

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

A=000,B=001,C=010,D=011,E=100,F=101

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 13

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

2. Diseñar un sistema Mealy con una entrada X y una salida Z de tal forma que Z = 1 si X
es actualmente 1 y también ha sido 1 en los dos pulsos de clock anteriores.

Diagrama de estados

Tabla de estados

Tabla de transición
A=00, B=01, C=10, D=11

3. Diseñar un sistema Moore con una entrada X y una salida Z que será 1 si en la
entrada ocurrieron tres 0 consecutivos más recientemente que tres 1 consecutivos.

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 14

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

Tabla de estados

Tabla de transición
A=00, B=01, C=10, D=11

7. Diseñar el sistema secuencial , utilizando flip flop (a) tipo D y (b) tipo JK,
correspondiente al diagrama de estados mostrado, donde:
Entrada = EN
Salida = MAX

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 15

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

Tabla de estados

Tabla de transición
A=00, B=01, C=10, D=11

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 16

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

a)FF-JK

Hacemos los mapas de karnaught

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 17

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

Implementando el circuito
S

AND_3

U3
U1 U2
J Q
J Q
CLK
AND_2 CLK
K Q
K Q
JKFF U5
U4 JKFF

OR_2
AND_2

CLK

b)FF-D

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 18

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

Hacemos los mapas de karnaught

Implementando el circuito:

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 19

 INFORME DIGITAL
Diseño de Circuitos Secuenciales II

U2

x
AND_3
U11
U4
U7
U3 U1:A
NOT

4
AND_2 2 5
U1:B

S
D Q U10

10
AND_2
U5
3
OR_3 CLK 12 9
U8

S
D Q
6
Q

R
11
CLK
OR_3
AND_2 8

1
74ALS74 Q

R
U6 AND_2

13
74ALS74
U9
AND_3

AND_3

CLK

LABORATORIO DE CIRCUITOS DIGITALES II | FIEE 2016-II Página 20