Amplificadores de Potencia Clase B PDF

Amplificadores de Potencia
Clase B
Análisis y Criterios de Diseño de Amplificadores
Acoplados a Transformador y de
Simetría Complementaria
U.T.N
ING. NESTOR H. MATA
Cátedra de Electrónica Aplicada II
Departamento Electrónica
Facultad Regional Bahía Blanca
Universidad Tecnológica Nacional
2003
Amplificadores de Potencia Clase B
Amplificadores Clase B
Introducción
Como se ha visto, los amplificadores clase A son aquellos que, cuando se

encuentran en reposo, es decir, sin señal, drenan una corriente equivalente a la
mitad de la máxima y a una tensión aproximada del 50 % de la tensión
alimentación. Por esto nos daba un rendimiento teórico máximo del 25% para el
caso de acoplamiento directo de la carga, y del 50 % para el de acoplamiento de
carga con transformador, que desde el punto de vista económico, cuando se
manejan grandes potencias, es totalmente inadecuado.
Funcionamiento cualitativo de los amplificadores clase B
En los amplificadores de Potencia, se puede conseguir un aumento

considerable del rendimiento, si se logra que los elementos activos trabajen en un
semiciclo de la onda cada uno, es decir, conduzcan 180°. Esta forma de trabajo se
denomina clase B o también Push-Pull, en la cual los elementos activos trabajan en
contrafase como puede apreciarse en la figura 3-1 (a).
I1
Elemento
activo 1
0 π 2π Distorsión
I2 por cruce
Elemento
activo 2
0 π 2π
I0
Combinación
sobre la carga
0 π 2π
(a) (b)
Figura 3-1: Corriente de los elementos activos en clase B y distorsión por cruce
En los circuitos prácticos, no se usa el verdadero funcionamiento en clase B,

en el que cada uno de los elementos conduce una corriente de salida durante un
semiciclo exactamente, debido a la excesiva distorsión que puede producirse, y a
que los transistores, a lo mismo que sucede con las válvulas, no son muy lineales
cerca del corte de corriente debido al umbral de tensión que poseen. Si se aplica
una señal muy reducida, todo el funcionamiento del amplificador estará dentro de
esta región, por lo tanto, se obtendrá un porcentaje de distorsión muy elevado. El
método para evitar una gran parte de la distorsión, es hacer funcionar los
elementos activos de modo que las corrientes i1 e i2 no sean nulas dentro de un poco
mas de los 180, o sea un poco más de un semiciclo. De esta forma evitaremos la
denominada distorsión de cruce, como se observa en la figura 3-1(b), y el
funcionamiento del amplificador se denominará de clase AB. En la figura 3-2
podemos observar un amplificador clase AB con elementos activos acoplados por
transformador, tanto a la entrada como a la salida. Las resistencias R1 y R2
Electrónica Aplicada II
Departamento Electrónica Facultad Regional Bahía Blanca U.T.N. 1
proveen la polarización de los elementos activos para su trabajo en clases AB. El

transformador de entrada provee la señal de excitación con inversión de fase
I1
IE TE TS IL
A1
R1
Vcc RL
R2
A2
I2
Figura 3-2: Amplificador Genérico Clase B Acoplado a Transformador
En la figura 3-3 podemos observar un amplificador clase AB de transistores

acoplados por transformador, tanto a la entrada como a la salida. Las resistencias
R1 y R2 proveen la polarización de los transistores para su trabajo en clases AB. El
transformador T2 de entrada provee la señal de excitación con inversión de fase
para que cada transistor conduzca en un semiciclo.
ICP
VBB
Ibp
Q1
ICP Excitador I0
T2 R2 RE
Zb
R1 Vcc
ZC Excitador Cp T1 RL
Zb
RE
Q2
Figura 3-3: Amplificador Clase B acoplado a Transformador Transistorizado
El transformador T1 de salida combinará los dos semiciclo y proveerá de

adaptación de impedancia de salida. Las características dinámicas del circuito de
la fig. 3-3 son las indicadas en la fig. 3-4.
La polarización de los transistores en reposo VBEQ debe establecerse de
manera que la curva compuesta de entrada sea lo más lineal posible. En la figura
3-4 podemos apreciar en línea de trazos la continuidad de la curva compuesta para
las tensiones de entrada vs. corrientes de colector o de salida del dispositivo

(curvas sobre la izquierda). La recta de carga en continua será –1/RE, y como en
reposo no tendremos prácticamente circulación de corriente, el punto de reposo se
encontrará a VCC, ya que cada transistor se encontrará prácticamente al corte. La
recta dinámica será –1/(RE+RL’) donde RL’ es la carga reflejada por el
transformador. Sobre esta curva podemos observar que la excursión de tensión
total para AC, que teóricamente será de 2 VCC; esto es debido a que el devanado
primario del transistor que está cortado, se genera una tensión equivalente a la que
se aplica a la otra sección del devanado, la cual generara el flujo del
transformador, con lo cual deberemos tener en cuenta que la tensión de ruptura de
los transistores deberá superar esta tensión, que es la suma de VCC de punto medio
de transformador más la fem generada en el devanado del dispositivo que no
conduce. El transformador de salida combinará estos dos semiciclos de corriente
en los devanados primarios para dar la señal compuesta en el devanado
secundario.
Ic1 VCEQ1 Vcepico

VCE1máx
IC1
Q1
2Vcc
Linealización Q1 Ic1máx
de
transconductancia Vbe1
combinada
clase AB Vbe2 1
−
2Vcc R E + R 'L
VBE Q2 Ic2pico
Q2 1
Q − Ic2máx
RE
IC2
VCE2máx
Ic2 VCEQ2
Vbe
pico
Región de Región de
saturación Q1 saturación Q2
Figura 3-4: Curvas de funcionamiento dinámico de un amplificador clase B
La característica compuesta de salida para los transistores funcionando en

contrafase, en un punto de funcionamiento específico la podemos observar en la
figura 3-5.
Para poder analizar el dispositivo compuesto, primero debemos establecer
qué corrientes circulan en el circuito de la figura 3-3. si la señal de entrada al
transistor T1 es ib1=Ib1 cosωt, la corriente de salida ic1 tendrá la forma de ecuación
en serie de Fourier
ic1 = ic1(ωt) = Ic1A + 2 (Ic11cosωt + Ic12 cos2ωt + . . . + Ic1ncosnωt + . . .) (3.1)
(a)
IC1
Curva de fun-
cionamiento
Curvas del del elemento
elemento activo 1
activo 1
Curvas del
Zona de
elemento
superposición
Vcc 2VCC compuesto
por polarización
clase AB
Curvas del
elemento
activo 2
Curva de fun-
cionamiento
del elemento
activo 2
Pendiente de la
recta de carga
dinámica
IC2 n1/n2RL
Vcc
n1 / n 2
IL
I0T
RL
Ii
(b)
Figura 3-5: Curvas compuestas como un amplificador único
Dado que consideramos transistores idénticos, que el circuito es

perfectamente simétrico, y como las señales de entrada se encuentran desfasadas
180°, ib2=Ib1cos(ωt+π), por lo tanto, tendremos
ic2 = ic1(ωt + π) = Ic1A + 2 [Ic11cos(ωt + π) + Ic12 cos2(ωt + π) + . . . +
+ Ic1ncosn(ωt + π) . . .] (3.2)
A través del flujo del núcleo del transformador tendremos la combinación

de ambas corrientes que nos dará una corriente de carga proporcional a
i oT = i c1 - i c2 (3.3)
sustituyendo en esta última iC1 e iC2 por las expresiones dadas en 3.1 y 3.2, y
teniendo en cuenta a que cos(ωt + nπ) = (-1)n cosωt
i 0T = 2 2 ( I C11 cos ωt + I C13 cos 3ωt + I15C cos 5ωt + ... ) (3.4)
Como podemos apreciar en ésta expresión todos los términos pares se han
cancelado, siendo esta una ventaja inherente del circuito en contratase, el cual no
genera armónicas de orden par. Otra ventaja que podemos apreciar en la ecuación
3.4 es que no existe una componente de continua neta que produzca un flujo
permanente o una saturación del núcleo del transformador.
Si la relación de espiras del transformador es 2n1/n2, es decir, cada uno de los
devanados del primario tiene n espiras, éste presentará una resistencia total
efectiva, que se verá en el primario del transformador entre colector y colector,
que será
2
n 
R CC = 4  1  RL (3.5)
 n2 
por lo tanto, cada colector individualmente verá una resistencia de carga en

alterna con respecto a tierra de
2
R n 
R C = CC = 2 1  RL (3.6)
2  n2 
esto sucede porque cuando trabajan ambos dispositivos, cada uno de ellos produce
a través del transformador una reacción mutua debido a que la corriente de uno
de los elementos activo crea un flujo que afectará al otro elemento. Si por alguna
razón, el circuito se abriese en uno de los elementos el otro verá solamente las
características de acoplamiento de un transformador simple, es decir, una relación
de transformación dada por el cuadrado de la relación de espiras.
Los dos transistores serán sustituidos por un dispositivo compuesto como el
indicado en la figura 3-5b, que producirá la misma corriente de carga IL que el
circuito de contrafase. De la ecuación 3.3 y la figura 3-3 tendremos
n1
iL = (i c1 - i c2 ) = n1 i oT (3.7)
n2 n2
por lo tanto, el dispositivo compuesto representado en la figura 3-5b operará con

un transformador, cuya razón de espiras n1/n2, tendrá una corriente de salida igual
a iot.
En las curvas compuestas, el cruce de la recta de carga corta al eje para
IC=0 en VCC. Si existieran resistencias estabilizadoras en el emisor, el valor de VCC
debe reducirse en la caída de tensión de estas resistencias siendo esta caída de
tensión función de ICQ. Para construir las curvas compuestas, partimos de las
características estáticas de salida de un dispositivo individual y de la localización
de dos de las coordenadas del punto de funcionamiento. Para ésto, primero se
alinean las abscisas de las dos características, de modo que el cero de una
corresponda a 2 VCC de la otra, tal como se ve en la figura 3-5a. Las curvas
compuestas se obtienen restando punto a punto las curvas de funcionamiento de
cada dispositivo, para cada valor paramétrico. Repitiendo este procedimiento
tendremos las curvas compuestas. Las características compuestas de la figura 3-5a
muestran una recta de carga dinámica que esta dada por
2
n 
R ac =  1  R L (3.8)
 n2 
pues il = (n1/n2) ioT. Por lo tanto, la pendiente de la recta de carga es
1
- 2
(3.9)
 n1 
  R L
 n2 
Si no hay señal presente, ioT = 0, por lo tanto, el punto de intersección de la

recta de carga con el eje de abscisas es VCC. La intersección de la recta de carga
con la curva característica compuesta apropiada nos da el valor instantánea de ioT,
lo mismo que si se tratase de un grupo de características de salidas ordinarias. Por
lo tanto, pueden hacerse los cálculos de distorsión y potencia de salida con el
método normal. El lugar de funcionamiento de los transistores, en forma
individual, se halla invirtiendo el procedimiento de construcción, es decir, un
punto en el que Rac corta a las características del transistor que se utilizaron para
construir la curva compuesta. Estos puntos serán los puntos instantáneos de
funcionamiento de los transistores T1 y T2. Estas curvas no serán una línea recta,
ya que la carga de cada dispositivo, individualmente, no verá una resistencia
simple a la acción del transformador.
Diseño de Amplificador Clase B Acoplado por Transformadores
Partiendo del amplificador esquematizado en la figura 3-3, cuyas curvas de

funcionamiento se observan en la figura 3-4, iniciaremos el procedimiento de
diseño haciendo primero un análisis de los distintos puntos a tener en cuenta, para
luego con un ejemplo desarrollar el procedimiento.
Desde el punto de vista de la potencia de disipación, un amplificador
desarrollará su mínima potencia en situación de reposo, es decir, con señal cero.
Para el caso de cargas resistivas, la disipación máxima del dispositivo ocurrirá
normalmente al 40 % de la potencia máxima de salida. Para calcular la potencia
de salida Po en valor eficaz partimos de las ecuaciones de tensión y corriente
instantáneas.
v C = VCC ( 1-A sen ωt ) (3.10)
VCC
iC = A sen ωt (3.11)
RL
Integrando el producto de las ecuaciones 3.10 y 3.11 tendremos la potencia

disipada en cada transistor
1 π V
PD = ∫ VCC (1 − A sen ωt ) CC A sen ωt d (ωt ) (3.12)
2π 0 RL
resolviendo la integral
2
V A  Aπ 
PD = CC  1 -  (3.13)
πR L  4 
para encontrar el punto de máxima disipación del transistor procedemos a derivar

la ecuación 3.13 e igualándola a cero
dPD Vcc 2 AVcc 2

= - =0 (3.14)
dA π R L 2R L
de esta última despejamos el valor de la amplitud A, donde encontramos que la

máxima disipación ocurrirá a
2
A= = 0, 636 (3.15)
π
Reemplazando esta última, en la ecuación 3.13, encontramos que la potencia

disipada en el transistor
V 2
PD = 2CC (3.16)
π RL
Por otro lado la potencia de salida máxima ideal será, para una excursión
de pico igual a VCC
V 2
Po (rms ) = cc (3.17)
2R L
si de esta última despejamos VCC y lo reemplazamos, en la ecuación 3.16, para

obtener una expresión de la potencia disipada por el transistor en función de P0
2Po(rms)
PD = = 0, 203Po(rms) (3.18)
π2
Como los transistores disiparán una pequeña potencia debido a la corriente

de reposo, por estar funcionando en clase AB, se realiza una aproximación para
circuitos acoplados con RC que para valores típicos estará dada aproximadamente
por
PD = 0,25Po(rms ) (3.19)
Para el caso de circuitos acoplados a transformador se debe tener en cuenta

también las pérdidas en el transformador, por lo que la ecuación a tener en cuenta
será
V 2η
Po(rms ) = CC (3.20)
2R L '
donde η es la eficiencia del transformador. Si nuevamente despejamos a VCC y la

reemplazamos en la ecuación 3.16, podemos tener una expresión de la disipación
en los transistores en función de P0
2Po(rms) Po(rms)
PD = 2
= 0, 203 (3.21)
πη η
Teniendo en cuenta la corriente de reposo que producirá una pequeña

disipación y tomando una eficiencia de 0,8, que es la esperable de un buen
transformador
0,250
PD = Po ( rms ) = 0,3125 Po ( rms ) (3.22)
0,8
Esta disipación del dispositivo será la que deberemos usar para las
condiciones de temperatura de operación. Con esto podemos determinar la
temperatura máxima que podrá alcanzar el dispositivo por medio de
P(nom ) -PD + θ1T2

T1 = (3.23)
θ1
La potencia nominal del transistor y la temperatura T2 se extraen de la hoja

de datos del fabricante. En la ecuación 3.23 cada término está definido como
T1 = Temperatura máxima a la que puede trabajar el dispositivo para la PD

requerida - °C
T2 = Temperatura dada como parámetro para la Pnom máxima- °C
θ1 = Curva de corrección del transistor (pendiente)- mW/°C
P(nom)= Potencia nominal máxima dada por el fabricante en la hoja de datos.
PD max
Nominal
θ1
PD
25ºC T1 Tj
Si el transistor esta montado sobre un disipador, se deberá recurrir a las

tablas del fabricante del disipador, para que con la temperatura ambiente máxima
y la potencia máxima a disipar (PD) se determine si se puede mantener en el
transistor una temperatura de juntura T1. En la última parte del capítulo presente
se estudiarán las características de disipación de los transistores de potencia así
también como sus limitaciones.
La tensión de colector máxima que deben soportar los transistores en el
caso de salida acoplada a transformador es el doble que para acoplamiento RC.
Para obtener un mejor rendimiento se debe elegir una resistencia de carga en AC
que dé el máximo de excursión. Si analizamos el ciclo de operación, veremos que,
durante medio ciclo, la juntura base-emisor estará polarizada directamente a
través de una resistencia efectiva de base-emisor. Durante el otro semiciclo, la base
estará inversamente polarizada, con lo que el transistor estará cortado y la tensión
de colector a emisor alcanzará su máximo, siendo ésto dado por
V(BR)CER > VCC (3.24)
V(BR)CEV > 2VCC (3.25)
donde V(BR)CER es el voltaje inverso de ruptura colector a emisor, con base

conectada a emisor con circuito resistivo, y V(BR)CEV es el voltaje inverso de colector
a emisor de ruptura cuando la base se encuentra inversamente polarizada con
respecto al emisor. Por lo general, como norma de diseño, se elige un valor de VCC
inferior al 90% del valor de V(BR)CEV, donde el subíndice CEV representa la
tensión de ruptura de colector a emisor para la base polarizada a una tensión
inversa.
Como los parámetros del transistor varían con la temperatura, en especial
la tensión de la juntura base-emisor, se debe evaluar la estabilidad del circuito.
Para ésto, se debe tomar la variación de la tensión base a emisor con la
temperatura.
∆VBE = θ V (T1 -T2 ) (3.26)
donde θV = -2,0mV/°C para el silicio, y para el germanio -1,3mV/°C como

valores típicos
T2 = temperatura mínima de operación

T1 = temperatura máxima de operación
En realidad es conveniente utilizar las curva de variación de el parámetro

θV en función a la corriente de colector, para determinar el valor correcto a la IC
pico a utilizar, recurriendo a la gráfica correspondiente como la de la figura.
Coeficiente de variación de la tensión VBE en función de la temperatura

vrs. corriente de colector IC.
Para mantener la corriente de polarización dentro de límites pre

establecidos se requiere colocar una resistencia de estabilización en el emisor, la
cual producirá una caída de tensión que debemos tener en cuenta al momento de
determinar la excursión de señal en el secundario del transformador de salida. A
los efectos de calcular la impedancia de carga reflejada R’L en función de la
tensión VCC determinada, establecemos primero lo siguiente
VCEp ≅ Vcc - 25 ∆ VBE - VCE(sat) (3.27)
El término 25 ∆VBE es para tener en cuenta el cambio máximo en la corriente

de reposo de colector dentro del rango de variación de temperatura de operación.
Esta aproximación del voltaje de carga parte de la suposición de que ICQ puede
variar hasta cinco veces como máximo el valor nominal, y que la ICQ nominal no
excederá del 1% de la corriente pico de carga de colector. Este valor de la
corriente de reposo para los circuitos clase B, es un valor de compromiso entre un
mínimo de disipación de potencia y la mínima distorsión de cruce. Como el valor
de la corriente de reposo es tan pequeño, el valor de ICQ puede variar
considerablemente sin afectar apreciablemente el funcionamiento de la etapa. Por
lo tanto esta suposición determina un valor máximo para la caída de voltaje a
través de la resistencia RE de emisor, en función del desplazamiento de la tensión

base-emisor en un ∆VBE, dentro del rango de temperatura de operación. Por lo
tanto podemos estimar el valor de R’L
[VCC − 25∆VBE − VCE( sat ) ] 2 η

R =
'
L (3.28)
2Po ( rms )
La tensión VCE(Sat) es un valor a obtener de la hoja de datos del fabricante

para la corriente de pico a utilizar, ya que esta puede ser un valor importante en el
momento de seleccionar el transistor adecuado. A modo de ejemplo en la gráfica
para el transistor BD787 podemos observar la variación de esta tensión en función
de la corriente de colector
Variación de la tensión VCE(Sat) en función de la corriente de colector
A partir de ahora, ya podemos calcular la corriente de pico de colector

necesaria para desarrollar la potencia especificada de salida y la tensión
equivalente de pico que debe desarrollar el colector.
2Po(rms)
I cp = (3.29)
( VCC - 25∆VBE -VCE(sat) η)
-
VCE pico = IC pico R’L
La corriente de reposo se calcula normalmente en función de la corriente de

pico de colector. Tomando en consideración la pérdida de potencia, que por lo
general pesa mas que la reducción de una ligera distorsión, se toma como valor de
compromiso desde el punto de vista práctico, a ICQ como no mayor del 1% de la
corriente pico del colector.
ICQ(máx) = 0,01 ICP (3.30)
En realidad uno tendría que obtener la corriente de reposo a partir de las

curvas de transconductancia de la figura 3-4, tomando la corriente de colector en
la cual se produce la coincidencia de linealización de éstas.
La máxima corriente de colector será la suma de la corriente pico mas la de
reposo, y esta suma tendrá que ser inferior a la máxima corriente de CC admisible
por el transistor
ICQ(max) = 0,01 ICP (3.31)
Por lo visto, ahora podemos confirmar el tipo de transistor que debemos

usar, ya que están definidos los parámetros máximos de potencia, corriente y
tensión. Con la elección del transistor adecuado podemos continuar con el diseño
una vez que se hayan determinados los parámetros para la zona se operación del
transistor.
La corriente de base en reposo IBQ se determina en función de la corriente
ICQ y el hfe mínimo, siendo tomado este último de las curvas de hfe en función de IC,
la temperatura y dispersión dadas por el fabricante
I CQ
I BQ = (3.32)
h FE (mín)
En los casos de utilización de transistores de muy alta potencia en cuyo caso

se suelen usar aún transistores de germanio (transistores de 2000 a 5000 Amp.) se
debe especialmente evaluar el criterio de estabilidad del circuito, ya que la
corriente de fuga ICBO puede alcanzar valores importantes. Para el cálculo de esta
corriente tenemos
I CBO (T1 ) = I CBO (T3 ) 2 (T1 - T3 )/KT (3.33)
dónde KT es una constante que adquiere el valor 12 para el germanio y 8 para el

silicio, y T3 es la temperatura de especificación del fabricante. La corriente de
polarización de base para proporcionar la corriente de reposo deseada será
I BB = 10I BQ + 10I CBO (T1 ) (3.34)
esta corriente nos asegurará los efectos mínimos de la temperatura para lograr
estabilidad del punto Q. Por lo general se utilizan transistores de silicio, por lo
tanto el segundo término de la ecuación 3-34 puede despreciarse
El voltaje VBEQ del punto de reposo Q se obtiene de la curva de
transconductancia en CC, yFE, de la hoja de datos. En general este valor de
tensión es difícil de obtener porque los fabricantes tabulan algunos valores típicos
de funcionamiento y no queda otro remedio que extrapolarlo o medirlo, aunque
por lo general se agrega un potenciómetro en la resistencia R1 para el ajuste
correcto de la corriente de reposo. El valor ∆ICBO o sea el cambio de ICBO con la
temperatura se calcula con
∆ I CBO =I CBO (T1 ) - I CBO (25°C) (3.35)
considerando el mínimo corrimiento del punto Q, se deberá calcular la resistencia

de polarización R1.
VBB
ICQ
IbQ
Q1
IBB R2 RE
R1
RE
IbQ
Q2
El valor de ésta deberá evitar que la corriente de reposo de colector

aumente a más de cinco veces el valor nominal de ICQ. El voltaje a través de la
resistencia R1 se da aproximadamente por
VR1 = R 1 I BB (3.36)
El voltaje VR1 se define también en función de la potencia de salida del

dispositivo, y suponiendo que no hay caída de continua en el devanado del
transformador
VR1 = VBEQ + I CQ R E (3.37)
La resistencia RE se debe calcular en función de la estabilidad del circuito,

que para el amplificador de potencia clase B de la figura 3-3 se define como
∆ VBE + ∆ I CBO R 1
RE = (3.38)
5I CQ
Si sustituimos este valor de RE en la ecuación 3.37 podremos determinar el
voltaje VR1
VR1 = VBEQ + I CQ (3.39)
5I CQ
luego reemplazamos el valor de VR1 en la ecuación 3.36 para poder despejar R1
5VBEQ + ∆VBE + ∆I CBO R1

R1 = (3.40)
5I BB
resolviendo para R1
5VBEQ + ∆VBE
R1 = (3.41)
5I BB - ∆I CBO
como por lo general siempre tendremos que IBB >> ∆ICBO , resultará que
5VBEQ + ∆ VBE
R1 ≤ (3.42)
5I BB
El valor de RE dado por la ecuación 3.38 supone que la corriente de reposo

no cambiará más de 5 veces el valor de ICQ. En el circuito esta resistencia
proporcionará una cierta estabilidad, también para la señal. Con estas condiciones,
se debe establecer este valor de RE como valor mínimo.
RE ≥ (3.43)
5I CQ
Si se requiere mayor estabilización de la corriente de colector, se puede
aumentar el valor de RE, pero con ello disminuimos el rendimiento del
amplificador, por lo tanto, deberemos llegar a un valor de compromiso entre la
estabilidad y el rendimiento.
La impedancia del primario del transformador de salida se define como la
impedancia reflejada, siendo el valor de ésta calculado a partir de la carga que ve
el colector, y que viene dada por la ecuación 3.28. La impedancia primaria es la
que se verá de colector a colector, por lo tanto, ésta será cuatro veces R’L a los
efectos de la máxima transferencia de potencia.
R'CC = 4R' L = 2
[VCC - 25 ∆VBE - VCE (sat) ] 2
η
(3.44)
Po ( rms )
La resistencia de la red de polarización R2 se calculará ahora
VCC
R2 = - R1 (3.45)
I BB
Con ésto, ahora estaremos en condición de determinar los parámetros de

entrada de la base, a partir de los requerimientos previos de la corriente pico y el
punto de polarización en reposo del colector. Por lo tanto, la corriente de pico de la
base será
I cp
I bp = (3.46)
h fe(mín )
esta corriente pico producirá una caída de tensión en la resistencia R1
VR1 = I bp R 1 (3.47)
Por otra parte, la corriente de pico de colector producirá una caída de

tensión en RE
VRE = I cp R E (3.48)
A partir de las curvas de transconductancia en continua de la entrada del

transistor, podremos obtener el voltaje máximo requerido para producir la
corriente de colector máxima. Por lo tanto, el voltaje pico de la señal lo podremos
calcular ahora por
Vip = VR1 + VRE + VBEm - VBEQ (3.49)
Como ya hemos visto, se debía llegar a un valor de compromiso cuando se

calcula el punto de polarización, por razones de pérdida de potencia. Este
compromiso trae como consecuencia una distorsión por cruce. Si agregamos un
capacitor Co entre los bornes del primario del transformador de salida, éste
disminuirá los efectos remanentes de la distorsión. El valor máximo de Co se
calculará para frecuencia máxima de trabajo.
1
Co ≤ (3.50)
2 πf ( max ) R CC
El transformador de excitación de entrada se podrá determinar ahora, en

función a la corriente y tensión pico la entrada. La impedancia total del secundario
estará dada en función de
Vip
Zb = (3.51)
I bp `
por lo que
Z bb = 4Z b (3.52)
VBB
Ibp
ICP Excitador
T2 R2 RE
Zb
R1
ZC Excitador
Zb
RE
con este último cálculo estamos en condición de obtener la ganancia de potencia de

la etapa para luego considerar los requerimientos del excitador. La ganancia de
potencia será
Po(rms )
Gp = (3.53)
Pi (rms )
La potencia de salida será
VcepIcpη
Po(rms ) = (3.54)
2
Si suponemos que Vcep es casi igual a VCC, tendremos como limite en un caso
ideal que
VCC I Cp η
Po(rms) = (3.55)
2
La potencia de entrada se calcula teniendo en cuenta que en cada semiciclo

solamente aporta potencia la mitad del devanado secundario
Vip I bp
Pi (rms ) = (3.56)
2
Por lo tanto, la ganancia de potencia total de la etapa será
Vcc I cpη
2 V h η
Gp = = cc fe (3.57)
Vip I bp Vip
2
Como podemos observar, la ganancia de potencia para este caso es
directamente proporcional a la ganancia de corriente de los transistores y de la
tensión de fuente.
Normalmente, los requerimientos de potencia para la salida del excitador
son bajos, por lo tanto, esto permitirá diseñar un transformador con alta
impedancia en el primario.
VBB
Ibp
ICP Excitador
VCC(E) T2 R2 RE
Zb
R1
ZC Excitador
Zb
RE
Q(E)
Esta impedancia la podemos calcular a partir de los niveles de excitación de la

etapa de potencia como
Z C( E ) =
[V cc ( E ) - 3VCE sat (E) η ]
2
(3.58)
Vip I bp
donde el subíndice (E) indica que pertenecen al excitador

La corriente de pico de colector del excitador será dependiente de los
requerimientos de potencia de entrada de la etapa de potencia y de la impedancia
del primario del transformador ZC(E),es decir de la transformación de impedancia
del transformador de la impedancia de entrada de la etapa excitadora. Como la
etapa excitadora relativamente maneja muy baja potencia, se usa una
configuración clase A, por lo que, el requerimiento de corriente de pico será
Zb
I cp ( E ) = I bp (3.59)
ηZ C( E )
la corriente de reposo del colector ICQ(E) deberá ser mayor que la corriente de pico
dada por la ecuación 3.59, a los efectos de evitar que la señal incursione en la zona
no lineal de las curvas de colector, donde la transconductancia se hace no lineal, se
toma como norma de diseño que
I CQ( E ) = 1,1 I cp ( E ) (3.60)
el voltaje de alimentación que se requiere para la etapa de excitación es por lo

general, mucho menor que el de la etapa de salida, permitiendo esto usar un
reductor de tensión a partir de la fuente primaria Vcc con un muy buen filtrado, y
de esta forma aislar la fuente de tensión de bajo nivel de las fluctuaciones de carga,
debido a los requerimientos de picos de corriente de la etapa de potencia, con lo
cual se evitan acoplamientos de baja frecuencia que pueden llegar a oscilaciones de
frecuencias bajas. El voltaje mínimo de alimentación se calculará por
VipI bp
VCC( E ) ≥ + 3VCE( sat )( E ) + VR E ( E ) (3.61)
ηI cp ( E )
donde el término 3VCE(Sat)(E) contempla la eliminación de la zona de distorsión.
Una vez calculados estos valores, podemos determinar la potencia que deberá
tener el transistor excitador . La potencia de excitación será
Po ( rms )( E ) =
[I cp ( E ) ] 2
Z c ( E )η
(3.62)
2
Por lo tanto, si el excitador trabaja en clase A, teniendo en cuenta el rendimiento η

del transformador, la potencia requerida por el transistor excitador deberá ser
mayor de
PD( E ) ≥ 3,12Po ( rms )( E ) (3.63)
PD(E) se debe tomar en la condición de máxima temperatura de operación.

El diseño de la etapa excitadora se realiza con los procedimientos ya indicados al
principio del presenta capítulo.
Amplificador clase B con entrada acoplada por transformador y salida con

acoplamiento RC
Una variante de los amplificadores clase B, que significan un menor costo,

es la de acoplamiento RC en lugar del transformador de salida. Este amplificador
normalmente es apto para impedancias de carga RL de valor relativamente alto, y
posee menos distorsión y mayor respuesta en frecuencia. La configuración más
común es la que podemos observar en la figura 3-6. Como se puede observar, otra
ventaja es que requiere dos transistores del mismo tipo.
En este caso, al igual que en el anterior, el circuito no trabajará
propiamente en clase B, sino que lo hará en clase AB, es decir, con una leve
polarización en base, de manera de evitar la distorsión por cruce. El divisor
resistivo R1-R2, proveerá de esta polarización, para dar exclusivamente una
corriente de reposo de colector que sea del 1% de la corriente de pico a plena
carga. Las resistencias Re proveen de estabilidad en continua para los cambio de la
polarización debido al rango de temperatura.
Vcc
R2 ICP
Ibp
Q1
ZB
R1 RE
Icp(E) CC
ZC(E) Vcc/2
R2
RL
Ibp
Q2
IL
ZB
RE
R1
Figura 3-6: Amplificador clase b con acoplamiento directo de carga
El capacitor Cc deberá mantener una tensión Vcc/2 dentro de todo el rango de

frecuencia. Para esto, la capacidad se calculará con un valor mínimo que permita
asegurar la función de fuente virtual para suministrar corriente a RL durante el
semiciclo negativo de señal donde Q1 se encuentra cortado, y por lo tanto es
conveniente determinar un polo una década por debajo de la mínima frecuencia de
trabajo del amplificador.
10
CC ≥ (3.64)
2 πfR L
donde f tendrá un valor dado por la frecuencia de corte inferior en el punto de –

3db.
La potencia disipada por los transistores en este caso es levemente inferior al del
caso anterior debido a que no existen las pérdidas del transformador. Cada
transistor tendrá que disipar una potencia, que teniendo en cuenta las pérdidas
por la operación en clase AB será
PD = 0,25Po( rms ) (3-65)
En la figura 3-7 encontramos las características dinámicas de funcionamiento de

este amplificador.
IC1
IC
gm
Vcep ICP
−1
RL + RE
Vcc
Vbe
Vcc
VCEsat 2
−1
RE
Vbep
IC2
Figura 3-7: Curvas de operación de un clase B acoplamiento RC
Como podemos observar, el requerimiento de tensión será del valor de Vcc para la
tensión inversa de colector, ya que, en este caso, la impedancia de carga reflejada
en el colector es igual a la impedancia real presentada por la carga, y como el
punto de reposo se encuentra exactamente en Vcc/2, la tensión máxima de colector
a emisor será Vcc.
Para el cálculo de Vcc en el caso presente, evitando entrar en la zona de distorsión y
contemplando la estabilidad en continua, deberemos hacerlo mediante
VCC = 8Po(rms )R L + 50∆VBE + 2VCE(sat )(máx) (3.66)
Las resistencias de emisor RE se calculan a partir del rango de temperatura de

operación de manera similar al caso anterior
25∆VBE
RE = (3-67)
I CQ
El resto del diseño es semejante al del caso anterior, considerando solamente que
cada uno de los devanados secundarios de excitación tendrá que suministrar el
pico de tensión necesario en el circuito de base. En este caso la impedancia
secundaria se calcula con
Vip
zb = (3.68)
I Bp
siendo válidas las expresiones de cálculo del caso anterior para el resto de los
valores a determinar.
ETAPA CLASE B CON SIMETRIA COMPLEMENTARIA
Debido a que es posible obtener transistores complementarios con

características casi idénticas, se ha desarrollado un amplificador clase B con
simetría complementaria en el que se usan transistores PNP y NPN.
Primero veremos una etapa rudimentaria de este amplificador, e iremos
paulatinamente avanzando hasta desarrollar la técnica de diseño de un
amplificador completo.
Ei V0
Vcc
Distorsión
por cruce
Q1
+ Ei -
Cc
π +
0 2π 0 π 2π
+ Vcc/2 -
RL V0
Q2
umbral
VBE = 0,6V -
Figura 3-8: Circuito elemental de simetría complementaria con distorsión por

cruce
El capacitor Cc deberá presentar una impedancia tal que, aparte de ser un

corto para la señal, deberá mantener una tensión virtual en los emisores, de Vcc/2.
Se requiere esto, a los efectos de que cuando el transistor Q1 está cortado y Q2
conduzca, el capacitor trabaje como fuente de alimentación virtual para
suministrar la corriente necesaria a la carga RL, es decir, el circuito de salida debe
poseer una constante de tiempo RLC lo suficientemente grande, para que se
mantenga la caída de tensión Vcc/2 en Cc durante el ciclo de conducción de Q2 a la
frecuencia de corte inferior.
Si observamos en la figura 3-8, vemos que cuando Ei=0 los dos transistores
estarán cortados, y recién éstos conducen cuando Ei alcanza el valor umbral Vγ del
transistor, es decir, de 0,5 voltios para el silicio para transistores de baja potencia.
Esto trae aparejado que la tensión de salida presente una discontinuidad, lo cual
producirá una distorsión armónica. Dicha distorsión se denomina distorsión de
cruce. Para evitar esta distorsión, se recurre a polarizar los transistores de manera
que operen en clase AB, por lo tanto deberán drenar una leve corriente cuando
Ei=0.
Para polarizar los transistores en clase AB debemos recurrir a un circuito
como el indicado en la figura 3-9.
Con el divisor resistivo R1-R2-R3 debemos proporcionar una polarización
adecuada, de tal manera que la salida en los emisores tenga, en reposo, una tensión
de VCC/2, y drenen los transistores una leve corriente que los lleve al umbral de la
conducción. Para esto último, R2 deberá aportar una caída de tensión adecuada
para que Q1 y Q2 conduzcan levemente por encima del valor Vγ.
Vcc
R1 ICQ
C1 I b1
Q1
a
Ei Cc
c V0
R2 + Vcc/2 -
IR
RL
b Q2
Ib2
R3 ICQ
Figura 3-9: Circuito Básico de Amplificador de simetría complementaria con

fuente simple
Las corrientes de reposo en continua ICQ como se indica en la figura 3-9

deben indefectiblemente iguales, lo mismo que las corrientes de emisor deben ser
iguales
IE1 = IE2 (3.69)
por lo tanto
IB1 + IC1 = IB2 + IC2 (3.70)
Por diseño, las características de los transistores deben ser idénticas, por lo
tanto, las corrientes de colector y de base serán iguales en ambos transistores. La
corriente de polarización IR se elegirá, por razones de diseño, de manera que el
divisor de corriente no se vea cargado sustancialmente por la corriente de base,
por lo tanto usando el criterio de un divisor de tensión, ésta se elige diez veces la
corriente de base
I ≥ 10 Ibl (3.71)
con esto podemos eliminar en los cálculos de las resistencias a la corriente Ib. Con
esta aproximación no estamos incurriendo en un error considerable, ya que, por lo
general, estamos trabajando normalmente con elementos del 5 al 10% de
tolerancia, además de la dispersión en las características de entrada de los
transistores y la variación de parámetros con la temperatura, como por ejemplo
los –2mV/ºC de la tensión VBE. Por estas razones, tomamos genéricamente VBE =
600 mV para los transistores de silicio, y VBE = 200 mV en el caso de los de
germanio.
Por lo general, como veremos en los ejemplos de diseño, la resistencia R2
será generalmente sustituida por diodos y un potenciómetro de ajuste, que nos
permitirá un ajuste más preciso de la corriente de reposo en los emisores de los
transistores de salida. El hecho del uso de diodos en la red de polarización, da una
compensación en la tensión de polarización que atempera la variación de las
tensiones VBE con la temperatura.
La corriente de reposo, por lo general, se la elige como el 1% de la corriente
de pico en el colector. Este es un valor de diseño que da un mínimo de distorsión de
cruce, sin olvidar la pérdida de rendimiento causada por esta corriente de reposo.
EJEMPLO 3-1
Suponiendo una etapa que debe manejar una corriente de pico de 2

Amperes en colector al desarrollar 12 voltios de pico sobre una RL=6Ω, la fuente
de alimentación es de 30 Voltios, los transistores son de silicio con un hfE(min) de 40
y el circuito a utilizar es el de la figura 3-9, (1º) determinar las tensiones en los
puntos a, b, y c con respecto a tierra; (2º) calcular la corriente de reposo; (3º)
determinar la mínima corriente del divisor de tensión para polarización.
Solución
(1º) Por ser una etapa de simetría complementaria, la tensión en el punto
c debe ser Vcc/2 a los efectos de que se permita una excursión
simétrica máxima de la señal de salida. Por lo tanto, Vc = 15 voltios.
El punto a tendrá que ser
Va = VBE1 + Vc = 0.6V + 15V = 15.6 voltios
En el punto 2 tendremos
Vb = Vc - VBE2 = 15V – 0.6 = 14.4 voltios
(2º) La corriente de reposo debe ser el 1% de Ic de pico
I cp2Amp
I CQ = = = 20mA
100 100
(3º) La corriente del divisor de tensión para polarización será
I CQ 20
I R ≥ 10I b = 10 = 10 = 5mA
hfe(min) 40
♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦
Para poder determinar el valor de las resistencias del divisor partimos de

conocer la corriente IR necesaria en el mismo como ya calculamos. El voltaje en R2
debe ser
VR2 = VBE1 +VBE2 (3.71)
por lo tanto
VR 2 VBE1 + VBE 2
R2 = = (3.72)
I I
De la premisa de que IR>>IB1=IB2, podemos calcular a R1 y R3
( VCC 2) − VBE 1
R1 = (3.73)
IR
( VCC 2) − VBE 2
R3 = (3.74)
IR
Desde el punto de vista de no tener una pérdida de señal para el semiciclo

negativo, deberíamos hacer R2 lo más pequeña posible, pero esto implica una
corriente de polarización mayor, con la consiguiente pérdida de potencia.
Como podemos observar, el valor de R2 determina la tensión de polarización
de las bases de los transistores, por ende, ésta es la que fija la corriente de reposo
de colector. Por otro lado, los valores de R1 y R2 determinan en mayor medida la
corriente del divisor.
ANALISIS CUALITATIVO DEL AMPLIFICADOR DE SIMETRIA

COMPLEMENTARIA
En la figura 3-10 podemos observar un amplificador que ha sido diseñado

tomando los valores del ejemplo 3-1, que para el caso se ha considerado el cálculo
del divisor de tensión, para suministrar solamente la polarización.
A los efectos del cálculo de las resistencias debemos analizar lo siguiente.
Desde el punto de vista de la corriente que tiene que manejar la red de
polarización, deberá ser 10 veces ICQ/hfe min . Ahora veremos qué pasa cuando se
debe polarizar a los transistores Q1 y Q2 para que manejen la corriente pico Icp. En
este caso, dependiendo de cómo esté configurada la fuente de señal, es decir, si ésta
tiene manejo de corriente hacia positivo, negativo o hacia ambos sentidos. Por lo
general, la fuente de señal será un transistor que reemplaza a R1, por lo tanto, éste
tendrá capacidad de manejo de la corriente hacia positivo, pero para cuando tiene
que conducir Q2, la corriente de base Ib2 deberá circular por R3, por lo tanto, esta
resistencia da la limitación de excursión. Este análisis lo veremos en el ejemplo 3-2.
Vcc
Ei a b c V0 VR2
R1
C1 0V 15,4V 14,4V 15,0V 0V 1,2V
I b1
Q1
a
12,0V 27,4V 25,3V 27,0V 12,0V 2,1V
Ei Cc
c V0
R2 + Vcc/2 -
IR
RL
b Q2
Ib2
R3
Figura 3-10 : Análisis cualitativo de circuito de simetría complementaria básico
EJEMPLO 3-2
Tomando los datos del ejemplo 3-1 debemos calcular los valores de R1, R2 y R3.
Solución
Consideraremos para este ejemplo que R1 será reemplazada por un

transistor excitador, por lo tanto, debemos centrar el cálculo inicial en la
resistencia R3; Para esto consideraremos la máxima excursión de pico de la señal
de entrada. Esta la tomaremos como de 12V pico. Por lo tanto, en el pico negativo
la caída de tensión en la red de polarización será en el punto (a)
VCC
+ VBE1 − 12V( pico ) = R 2 (I 3 − I b 2 ) + R 3 I 3 (E3-2-1)
2
donde I3 es la corriente que deberá drenarse a través de R3 para la excursión de
señal dada.
Si suponemos que aproximadamente la caída en R2 se mantiene constante e
igual a VBE1 + VBE2, la caída de tensión en R3 será
VCC
− VBE 2 − 12V( pico ) = R 3 I 3 (E3-2-2)
2
por otro lado forzosamente I3 deberá drenar como mínimo
I CP 2,0Amp
I3 = = = 50mA (E3-2-3)
h fe 2 mín 40
teniendo en cuenta que, en reposo, la corriente debía ser IR = 5mA podemos

considerar que
I cp
I3 = IR + = 5mA + 50mA = 55mA (E3-2-4)
hfe 2mín
Por lo tanto, tomando las ecuaciones 2 y 4 del ejemplo
VCC / 2 - VBE 2 - V( pico )

R3 = (E3-2-5)
I
I R + CP
h fe 2 mín
15 − 0.6 − 12
R3 ≤ = 43,6Ω (E3-2-6)
55x10 − 3
Tomando este valor, ahora calculamos el valor final de R2 y R1 para el

punto de reposo
VBE1 + VBE 2 1.20

R2 = R3 = 43,6 = 3,63Ω (E3-2-7)
VCC / 2 − VBE 2 14.4
La resistencia R1 debe ser
VCC / 2 − VBE1
R1 = R 3 = R 3 = 43,6Ω (E3-2-8)
VCC / 2 − VBE 2
con estos valores, la red de polarización podrá manejar las corrientes de pico de las
bases para la excursión de tensión establecida.
♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦
Volviendo al análisis cualitativo, podemos observar en la figura 3-10 los

valores de tensión que tendremos en reposo, es decir, sin señal Ei = 0V.
Supongamos ahora que le aplicamos en el punto (a) una señal de 12 voltios en
sentido positivo. Ahora, las tensiones en el divisor R2, R3 que adquiere el circuito,
son las indicadas en el recuadro de la Fig 3-10. Como podemos observar en la tabla
de la figura 3-10, la caída de tensión en R2 ahora es de 2,1 voltios, con lo cual los
dos transistores estarán en polarización de conducción cuando en realidad Q1
tendría que estar en su región activa con Q2 totalmente cortado. Esto producirá
una pérdida de corriente que se derivaría a través de Q2, con la consiguiente
pérdida de rendimiento, así también como una mayor disipación en el transistor.
Como esto no es admisible desde el punto de vista económico y del rendimiento,
dado que se debería disponer de transistores de mayor disipación, corregiremos el
diseño de la manera siguiente. Si agregamos dos resistencias pequeñas en los
respectivos emisores de Q1 y Q2, hará, en el caso de que la excursión sea positiva,
que se produzca una caída de tensión entre los puntos a y c.
Vcc
R1 ICP
C1 I b1
Q1
a
RE1
Ei Cc
c V0
R2 + Vcc/2 -
IR
RE2
RL
b Q2
Ib2
R3
Figura 3-11: Circuito de simetría complementaria de fuente única con resistencias

de emisor
Estas resistencias deben calcularse de manera que un incremento de tensión

en entre los puntos a y c sean mayor que el que se produce en R2.
∆VR 2 + 0,6V
RE = (3-75)
I CP
En la figura 3-11 podemos observar este arreglo. Para determinar los

valores adecuados de RE, debemos hacer que la caída de tensión sobre esta
resistencia sea 600 mV mayor que el incremento en R2 para la máxima excursión
de señal. Con esto nos aseguramos que el transistor opuesto se cortará
indefectiblemente. Normalmente, a estas resistencias RE, se las elige del tipo de
devanado de alambre de nikelina, de manera que presentan un coeficiente positivo
con la temperatura (PTC), y a su vez trabajan como fusible en caso de un corto
circuito. Para que esto último sea eficaz, debe calcularse ajustadamente la
disipación de estas resistencias.
Por lo expuesto el cálculo de RE se realiza de la siguiente forma
EJEMPLO 3-3
Dados los valores de los ejemplos 3-1 y 3-2 calcular el valor de RE adecuado,
suponiendo el máximo de señal de entrada es de 12 voltios
Solución
∆VR 2 + 0,6 0,9V + 0,6V
RE = = = 0,75Ω
I CP 2 Amp
El valor comercial más cercano de las resistencias PTC es de 0,82 Ω, con

una disipación de 4 W, este valor lo debemos tomar sobre el valor calculado, a los
efectos de asegurar el corte del transistor que no conducirá. Si ahora observamos
los nuevos valores para una excursión de señal de 12 V positiva, vemos que con la
tensión desarrollada en RE1, producirá una caída de tensión VBE en la base de Q2,
de 0V, con lo cual dicho transistor estará realmente cortado. Cuando el
amplificador está en reposo, la caída de tensión en RE es consecuencia de la
corriente de reposo y su valor prácticamente despreciable.
Relaciones de Potencia y Rendimiento
Tomando el circuito de la figura 3-11, la resistencia R1 eventualmente puede

reemplazarse por un transistor, que hará el trabajo de fuente de señal. De esta
forma podemos admitir que el punto (a) se podrá llevar de Vcc a tierra. El punto
(b) puede manejar una tensión máxima de
Vpp 3 = Vcc - VBE1 - R E1 I cp - R E2 I cp (3.76)
Por lo tanto, la máxima potencia eficaz sobre RL será
Vpp 31 V 2 pp
Po( máx ) = =. (3.77)
2 2 RL 8R L
Si despreciamos las caídas de tensión en las resistencias RE y las de base a
emisor, la potencia sería
V 2 cc
Po(máx ) = (3.78)
8R L
De las relaciones desarrolladas para los amplificadores de clase B, si

tomamos el primer término de la ecuación 3.13 tendremos que la potencia
entregada por la fuente de alimentación es
Vcc Vpp
Ps = (3.79)
2π R L
La potencia máxima teórica, considerando despreciable las caídas en los
transistores y las resistencias RE, será
V 2 cc
Ps(máx ) = (3.80)
2π R L
Tomando la ecuación 3.13, teníamos que la potencia disipada en los dispositivos

era de
VCC Vpp VCC Vpp
PD = 2
- (3.81)
πR L 8R L
El máximo teórico, despreciando las caídas de tensión, teniendo en cuenta que el

máximo ocurre en Vp=Vcc/π, será
V 2 CC
PD (máx) = 2 (3.82)
4π R L
El rendimiento lo tendremos de la relación entre las ecuaciones 3.77 y 3.79
πVpp
η= (3.83)
4VCC
La máxima eficiencia teórica será cuando Vpp=Vcc, siendo este valor, un máximo
del 78%.
Para obtener la relación de salida máxima a potencia máxima disipada, ésta será la
obtenida de la relación de las ecuaciones 3.78 y 3.82
Po (máx) π2
= =5 (3.84)
PD(máx) 2
Si bien esta relación nos da que la potencia disipada en los transistores es un

quinto de la de salida, por razones de seguridad en el diseño se toma un 25% más
de ésta, para tener en cuenta picos de señal muy grandes y/o transitorios en la línea
de altoparlantes.
EJEMPLO 3-4
Teniendo en cuenta las caídas de tensión en los transistores y en las
resistencias RE, calcular (a) la máxima potencia de salida posible, tomando la
figura 3-11 como base, con una resistencia de carga RL = 6 Ω, (b) la potencia
necesaria que debe entregar la fuente de alimentación para esta máxima salida, y
(c) la disipación máxima del transistor.
Solución
(a) Usando la expresión de la ecuación 3.77

Vcc /2 - VBE
2 ( Vcc / 2 - VBE - RE )2
V pp RL + RE
Po( máx ) = =
8R L 2R L
(15 - 0,6 - 1,73) 2

= = 13,38watts
12
(b) De la ecuación 3.79 para medio ciclo
VCC Vpp máx 30x27,28

PS (máx) = = = 19,11Watts
2 π( R L + R E ) 6,28x(6 + 0,82)
(c) De la ecuación 3.81
VCC Vpp VCC Vpp 30x 27, 28 30x27,28

PD (máx) = - = -
π(R L + R E ) 4(R L + R E ) 3,14x6,82 4x6,82
= 38,22 - 32,57 = 5,64 Watts

Como podemos observar para este caso el rendimiento ηserá
P 13,38
η = 0 100 = 100 = 70%
PS 19,11
En realidad este rendimiento puede ser mas bajo si tenemos en cuenta que
muchos transistores de potencia, presentan tensiones de VCE(Sat) del orden de mas
de un voltio, con lo cual cuando ocurre el pico de corriente tenemos un remanente
de caída de tensión colector a emisor de más de 2 Voltios.
♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦
Análisis Cuantitativo de una Etapa de Simetría Complementaria
Como primer paso, haremos un estudio de la zona de trabajo de los

transitorios sobre sus curvas características, tal como lo podemos observar en la
figura 3-12.
ICQ1
IC1
Q
50mA
ICQ2
40mA
30mA (b)
20mA
10 mA
Q
VCE1 VCE2
- 10 mA
- 20mA
- 30mA
- 40mA
- 50mA
IC2
Figura 3-12: Curvas de funcionamiento de un amplificador de simetría
complementaria con fuente simple
Para trazar la curva de la recta de carga, prácticamente nos

independizamos del hfe de los transistores, ya que para situar el punto de reposo Q,
tomaremos como dato que VCEQ=Vcc/2. Por lo tanto, solo necesitaremos ajustar la
resistencia R2 para obtener la corriente de reposo adecuada.
Como podemos observar en la figura 3-12b, el punto exacto de
funcionamiento Q, para cada uno de los transistores, se halla separado levemente
del eje de tensiones colector-emisor, al estar funcionando en clase AB.
Despreciando el efecto de RE, la recta de carga será –1/RL, siendo esta la
que pasa por el punto Q. Por lo general, los transistores de potencia tienen un hfe
que es dependiente de la corriente de colector, por lo tanto se debe recurrir a las
curvas de hfe vs. Ic para determinar el hfe mínimo dentro de la gama de valores que
adoptara I entre ICQ e Icp. Con el hfe min así obtenido, trabajaremos en el resto del
análisis.
Para analizar el comportamiento del circuito con señal, será necesario
dividir el mismo en dos etapas : 1º) tomaremos primero a Q1 conduciendo y Q2
cortado, es decir, el comportamiento para señal de entrada positiva; 2º) para la
excursión de señal de entrada negativa, Q1 estará cortado y Q2 estará en su región
activa.
Partiendo primero de la situación indicada en el primer punto, haremos el circuito

equivalente de la entrada para señales grandes, en la cual despreciamos los
parámetros de entrada de la base del transistor, ya que estos, para el caso de
transistores de potencia, son muy pequeños. En la figura 3-13, tenemos el circuito
equivalente que utilizaremos para este análisis.
Ibp1 Dbe
a hie
R2 (1+hFE )RE1
Ei Ria Ri1 c
R3 (1+hFE )RL V0
Figura 3-13: Circuito equivalente de la entrada para semiciclo positivo
Las resistencias RE1 y RL las transferimos a la base para poder calcular la

resistencia de entrada que presenta Q1, despreciando el valor de hie que por lo
general es bajo comparativamente con los valores reflejados desde el emisor
R i1 = (h fe + 1)( R E1 + R L ) (3.85)
la resistencia de entrada al amplificador que verá la fuente de señal Ei será
R ia = (R 2 + R 3 ) // R i1 (3.86)
la tensión V0 está dada por
V0 = I bp1 (h fe + 1)R L (3.87)
donde
Ei
I bp1 = (3.88)
R i1
por lo tanto
V0 RL
A v1 = = (3.89)
E i R L + R E1
Ahora analizando el segundo punto, es decir, el comportamiento para señal

negativa, tendremos a Q1 cortado y Q2 en su región activa. Para esto haremos el
circuito equivalente tal como lo observamos en la figura 3-14
Dbe
a R2 hie
Ibp2
(1+hFE )RE1
Ei Rin Ria Ri2 c

-
Vi
R3 (1+hFE )RL V0
+
Figura 3-14: Circuito equivalente de la entrada para semiciclo negativo
Como podemos observar en la figura 3-13, las resistencias Ri1 y Ri2 serán
iguales si las RE y los hfe de los transistores son iguales. La ganancia de tensión con
respecto a Vi será
V0 RL
= = A' v 2 (3.90)
Vi R L + R E
la señal de entrada ahora se repartirá entre R2 y Ria, por lo tanto,
Vi R ia
= (3.91)
E i R 2 + R ia
donde Ria=R3//Ri2
Partiendo de las ecuaciones 3.90 y 3.91 podremos obtener la ganancia de
tensión
Vo2 Vo2 Vi
Av2 = =
Ei Vi Ei
R ia RL
=
R 2 + R ia R L + R E2
R 3 // R i 2 RL
= (3.92)
R 2 + (R 3 // R i 2 ) R L + R E2
Como podemos apreciar, existirá una perdida de ganancia debido a R2, que
para la excursión negativa se encuentra en serie con la fuente de señal. Es
indudable que esto ocasionará una diferente amplificación para ambos semiciclos,
con lo cual tendremos una distorsión apreciable si R2 es comparable con Ria. Por
lo general, esto se soluciona con el reemplazo de R2 por uno o dos diodos y un
pequeña resistencia de ajuste. Con esto último, al tener los diodos una resistencia
de conducción incremental pequeña, disminuirá notablemente esta diferencia de
amplificación.
EJEMPLO 3-5
Tomando como referencia el circuito indicado en la figura 3-11,

supongamos que tenemos una excursión de 12 voltios en Ei, tanto para el semiciclo
positivo como para el negativo (a) calcular la impedancia presentada a Ei, y (b) con
hfemín = 40 para ambos transistores, calcular Vop.
Solución
(a) Para el semiciclo positivo, la resistencia de entrada será la expresada por

la ecuación 3.86
Rin1 = (R 2 + R 3 ) // [(h fe + 1)(R E1 + R L )] = (3,63 + 43,6 ) //[41(0,82 + 6 )]
= 47, 23 // 279,62 = 40,4Ω
Para el semiciclo negativo
Rin2 = R 2 + R 3 //[(h fe + 1)(R E 2 + R L )] = 3,63 + 43,6 // 41(0,82 + 6 ) =
= 3,63 + (43,6 // 279,62) = 3,63 + 37,71 = 41, 35Ω
(b) Para el semiciclo negativo, de la ecuación 3.89
RL 6
Vop1 = Ei = 12 = 10,56Voltios
R L + R Ei 6 + 0,82
Para el semiciclo negativo de la ecuación 3.92
R 3 // R i 2 R L Ei
Vop2= A v 2 E i = =
R 2 + R 3 // R i 2 R L + R E
43,6 // 279,62 12R L

= = 9,63 Voltios
13,63 + ( 43,6 // 279, 26) R L + R E
Como podemos apreciar, tendremos una notable diferencia entre las

tensiones de pico, que en el caso presente llega al 9,62%
aproximadamente.
Ejemplo 3-6
Partiendo del circuito equivalente dado en la figura 3-13, y continuando el

ejemplo 3-5, (a) calcular la corriente de pico de base y de carga, (b) calcular la
corriente de pico en las resistencias R2 y R3 que se encuentran en paralelo con la
entrada.
Solución
E ip 12V
(a) I bp1 = = = 42,9mA
( h fe + 1)( R L + R E1 ) 41x6,82Ω
I Ep1 = I bp1 ( h fe + 1) = 41x42,9mA = 1,759A
E ip 12
(b) I sp = = = 254 mA
R 2 + R 3 3,63 + 43,6
Como podemos apreciar, la corriente que se pierde en la resistencia paralelo
es aproximadamente el quíntuple de la requerida en la base en reposo, por lo
que en la mayor parte de los casos se hace intolerable.
♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦
AUMENTO DE RENDIMIENTO DEL CIRCUITO DE ENTRADA POR

REALIMENTACIÓN
Tomando como referencia lo observado en el ejemplo anterior, en los casos

en que una pérdida de corriente por derivación sea intolerable, se hace necesario
recurrir a una realimentación serie para elevar la resistencia de la red de
polarización. Este tipo de realimentación, denominada Bootstrap, es la que
usaremos en este caso. Para ello nos valdremos de conectar el extremo de R3 a la
carga de salida, en lugar de retornarla a tierra, como podemos observar en la
figura 3-15,.
Vcc
R1
Q1
RE1
R2 Cc
IP
RE2
RL V0
Q2
R3
Figura 3-15: Amplificador de simetría complementaria con bootstrapping
Desde el punto de vista de polarización en el punto de reposo, no hubo

variación, ya que la resistencia R3 fue disminuída en 6Ω, que es el valor que agrega
RL. El único inconveniente es que la carga llevará la pequeña corriente de la red de
polarización, pero por lo general, ésta no será una desventaja.
Ahora analizaremos el comportamiento para la señal empezando por una

entrada positiva. Para esto utilizaremos el modelo de la figura 3-16. En este modelo
hemos eliminado R1, porque mas adelante en el diseño será reemplazada por una
fuente de tensión de baja impedancia, y tampoco tendremos en cuenta la
resistencia de entrada del transistor Q1 que consideraremos despreciable para este
caso
I
R2 hie hFE Ib
I
R2+R3 (1+hfe)RE
Ib
Ei
R3 RE1 Ei
Ib RL
hFE Ib
RL
(a) (b)
Figura 316: Circuito equivalente de la realimentación
Comenzamos transfiriendo la resistencia Re a la base de Q1, tal como

podemos observar en la figura 3-16b. En este modelo se expresará la corriente Ib
en función de I, por lo tanto tendremos un divisor de corriente D
I b = Di (3.93)
donde
R2 + R3
D= (3.94)
R 2 + R 3 + ( h fe + 1)R E1
Expresando ahora la ecuación del lazo de entrada, ésta será
E i = I[( R 2 + R 3 ) //( h fe + 1)R E1 ] + R L (1 + Dh fe ) (3.95)
Si en esta ecuación reemplazamos a IB por la expresada en (3.93) y

dividimos ambos miembros por I, tendremos
Ei
R i1 = = [( R 2 + R 3 ) //( h fe + 1)R E1 ] + R L (1 + Dh fe ) (3.96)
I
ahora analizaremos qué sucede con la tensión de salida
Vo1 = R L ( I + I b h fe ) = R L I(1 + Dh fe ) (3.97)
si sustituimos a I por el valor despejado de la ecuación 3.96
Vo1 (1 + Dhfe )R L
= ≅1 (3.98)
Ei R i1
Analizaremos ahora qué es lo que ocurre en el semiciclo negativo. Para esto

transferimos la resistencia RE2 al terminal de base, tal como se puede observar en
la figura 3-17. Sobre ésta desarrollamos la expresión del divisor de corriente de Ib,
y expresaremos la resistencia de entrada Ri2, como podemos observar en la figura
3-17b.
R2 R2
I
hie
R3//(1+hFE)RE2
R3 RE1 hFE Ib
Ib
RL(1+f hFE)
RL
(a) (b)
Figura 3-17: Circuito incremental de entrada para semiciclo negativo
R i 2 = R 2 + R 3 //( h fe + 1)R E 2 + R L (1 + Dh fe ) (3.99)
donde
R3
D= (3.100)
R 3 + ( h fe + 1)R E 2
la ganancia de voltaje estará dada para este caso por
Vo 2 (1 + Dh fe )R L
= ≅1 (3.101)
Ei R i2
♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦
Ejemplo 3-7
Calcular la resistencia de entrada Ri presentada a Ei, tanto para el semiciclo
positivo como negativo, en el circuito dado en la figura 3-15. Luego, realice una
comparación con los resultados obtenidos en el ejemplo 3-5 y observe la mejora
producida por la realimentación. Suponga que los hfe son iguales a 40.
Solución
para las entradas positivas, tomando la ecuación 3.94
3,63 + 37,6
D= = 0,55
3,63 + 37,6 + 41x0,82
ahora tomamos la ecuación 3.96 para obtener
R i1 = [ (3, 63 + 37, 6) // 41x0, 82] + 6 [1 + (0, 55x40)] = 18, 52 + 138 = 156, 52Ω
para la entrada de señal negativa tomamos la ecuación 3.100 para obtener
37,6
D= = 0,534
37,6 + 41x0,82
ahora tomamos la ecuación 3.99 para obtener
R i 2 = 3,63 + 37,6 // 41x 0,82 + 6(1 + 0,534x 40) = 155,76Ω
Si comparamos estos valores con los del ejemplo 3-5, veremos que
habremos obtenido notable mejora en cuanto a la relación de las resistencias de
entrada para entradas de señal positiva y negativa. Esta mejora se hará mas
notable para valores de resistencias mas pequeñas en el divisor, en relación a RL.
Esto también será cierto para hfe mayores. En los diseños rigurosos se recurre a
etapas Darlington, a los efectos de reducir la corriente del divisor, o bien se suele
reemplazar a la resistencia R3, o a la R1, por una fuente de corriente.
♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦
DISEÑO DE LA ETAPA DE EXCITACION
Aunque la etapa de salida tenga realimentación tipo Bootstrap, que puede

en algunos casos triplicar la impedancia de entrada, el valor que presentará será,
por lo general, bajo como para acoplarlo directamente a una etapa amplificadora
de tensión. Por esta razón, la resistencia R1 es generalmente reemplazada por un
transistor que excitará a la etapa de salida o potencia. Esto lo podemos observar en
la figura 3-18.
La corriente de colector del transistor Q3 deberá ser la corriente calculada
para el divisor de tensión, por lo tanto, este valor está ya fijado .
Por otra parte, la tensión en el emisor de Q3 también ya está definida por la
polarización de la etapa de salida. A los efectos del cálculo de polarización de Q3,
tomaremos la resistencia que verá en el emisor como una simple resistencia.
R E3 = R 2 + R 3 + R L (3.102)
Vcc
R4 I = Ib3 x hFE3
Q3 Ib1
15,6V
Ei Ib3
Ri3 R2 +R3 +RL
Figura 3-18: Excitador de la etapa de simetría complementaria
Ahora, tomando el hfemín de Q3, podremos obtener la corriente necesaria

para polarizar la base, y por lo tanto tendremos la corriente que circulara por R4.
La caída de tensión en la base de Q3 también esta fijada por al etapa de salida
VB 3 = Vcc / 2 + VBE1 + VBE 3 (3.103)
por otra parte

I
I b3 = (3.104)
h fe 3mín + 1
por lo tanto
Vcc / 2 - VBE1 - VBE3
R4 = h fe 3mín (3.105)
I
La resistencia dinámica que se verá en la base de Q3 será la indicada en la

figura 3-19,donde Ri1 es la dada por la Ec. 3.96.
R4 hie3
(hFE3+1)Ri1
Ri3
Figura 3-19
R i 3 = h ie3 + (hfe3 + 1)R i1 (3.106)
En este caso no despreciamos hie, ya que por la magnitud de la corriente en la

base de Q3, hace de éste, un valor a ser considerado.
♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦
EJEMPLO 3-8
Dado el circuito de la figura 3-18 calcular (a) la corriente de base de Q3, (b)
la resistencia R4 necesario para polarizar Q3, y (c) la impedancia a la base de Q3.
Supóngase que hfemin=100 y hie=1KΩ.
Solución
(a) De la ecuación 3.104
I 378, 36 mA
Ib3 = = = 3,75 mA
1 + h fe 3 mín 1 + 100
(b) de la ecuación 3.105
15 - 0,6 - 0,6
R4 = 100 = 3,647KΩ
378, 36
(c) de la ecuación 3.106 para el semiciclo positivo
R i3 + = 1KΩ + (101)156,52Ω = 16,808 KΩ
Para el semiciclo de tensión negativa
R i3 - = 1KΩ + (101)155,76 = 16,732 KΩ
Como podemos apreciar, no existe prácticamente diferencia entre las

impedancias presentadas en los diferentes semiciclos, ya que la diferencia es
inferior al 1%. La resistencia de polarización R4 no es considerada dentro de la
impedancia de entrada ya que ésta pasara a ser la resistencia de colector de la
etapa de ganancia de tensión. (ver Figura 3.23)
♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦
Estudiando el comportamiento del transistor Q3 en continua y luego en

alterna, nos encontraremos con distintas rectas de carga, como podemos apreciar
en la figura 3-20
IC
Recta de carga
en continua Recta de carga
teórica máxima
con
realimentación
Q
ICQ
Recta de carga de AC
sin realimentación
VCE
Vcc 1.5Vcc
Ri1-2 ICP max
FIGURA 3-20
Según puede verse, en el caso de no tener realimentación, la resistencia

dinámica nos limitará la excursión de señal, ya que se alcanzará el corte del
transistor Q3 antes de alcanzar la tensión de fuente. Esto no ocurre con
realimentación, ya que el efecto de la carga del capacitor de paso a la carga
extiende el rango de tensión más allá de VCC, al crear una fuente negativa virtual
para el divisor resistivo de polarización. Lo ideal sería que se seleccione una
resistencia (R3 + RL) de manera que con la corriente de pico produzcan una caída
de tensión tal que coincidan las rectas dinámica y estática.
CRITERIOS DE DISEÑO DE UN AMPLIFICADOR DE AUDIO
En todo diseño de un amplificador debemos partir de las condiciones de

contorno, que en gran medida están dadas par los requerimientos de potencia, tipo
de generador de señal que excitará la etapa y, fundamentalmente, fuente de
alimentación disponible, tipo de carga a excitar y temperatura ambiente máxima.
Nos referimos a la figura 3-11.
En primer término consideraremos la potencia exigida por la salida, siendo
esta Po. Con este valor, conociendo la carga RL podemos determinar la excursión
pico a pico requerida.
Vpp = 2 2Po R L (3.107)
Con esta tensión pico a pico podremos asegurarnos que la fuente de tensión
es la adecuada para nuestro diseño. Por lo tanto
Vcc = Vpp + VBE1 + VBE2 + VRE1 + VRE2 + 2Voltios (3.108)
Las tensiones VBE y VRE son las caídas en los respectivos transistores y su
resistencia de emisor. El término de 2 voltios agregado, es el resguardo que se debe
tomar para que la excursión de tensión colector a emisor de los transistores no
entre en una zona de alta distorsión y saturación. Por supuesto, esto hará que el
rendimiento del amplificador disminuya.
Otra de las condiciones de contorno es el generador de excitación. Este
tendrá un nivel máximo de tensión a entregar y una impedancia de salida. En
función a esto, y considerando la máxima transferencia de potencia, tendremos lo
siguiente
Rg = Rin (3.109)
Eg
Vi = R in (3.110)
R g + R in
Eg
Vi = (3.111)
2
Rg
Eg Vi Rin
Figura 3.21
Con esto tendremos definido Rin y Vi. Ahora ya estamos en condición de

determinar la ganancia que debe tener la etapa
Vp Vpp
Ao = = (3.112)
Vi Eg
Para el diseño de la etapa de salida podemos partir de las consideraciones

dadas en el ejemplo 3-3, pero si recurrimos a la realimentación desarrollada en el
punto anterior, fig. 3-15, y estudiamos las curvas de la figura 3-20 veremos que,
aprovechando el efecto de la realimentación, por el cual en el pico del semiciclo
negativo el extremo R3 se encontrará a un potencial teórico máximo de -VCC / 2
respecto a tierra, con esto podremos aumentar los valores de resistencia en R3 y R2.
Esto redundará en un menor requerimiento de corriente en el divisor resistivo en
reposo.
Para alcanzar un punto óptimo en la red de polarización, logrando la
óptima excursión de la señal dinámicas, trataremos de que la recta de carga
estática coincida con la dinámica. Para esto tendremos que igualar la ecuación 3.99
a la carga estática
R 2 + R 3 + R L = R 2 + R 3 // [ R E (h fe + 1)] + R L (1 + Dh fe ) (3.113)
simplificando R2 y RL unitaria nos queda
R3 = R 3 // [R E (h fe + 1] + R L Dh fe (3.114)
suponiendo en primera instancia que D es próximo a la unidad, y que el paralelo

R3//RE (1+hfe) es pequeño comparado con DhfeRL debido a que RE << RL,
tendremos
R 3 = R L Dh fe (3.115)
con esta aproximación podremos calcular R3 en forma rápida. A partir de este

valor podremos calcular la corriente del divisor en reposo
V / 2 − VBE
I = CC (3.116)
R3 + RL
obtenido el valor de I podemos calcular el valor de R2, ya que en reposo deberán

caer 1,2 V en las juntura Base-Emisor de Q1 y Q2.
VBE1 + VBE2
R2 = (3.117)
I
Vcc
ICQ
Ei
Q3
Q1
D1 RE1
Cc
IR
RE2 RL
R' 2
Q2
R3
Figura 3-22 : Amplificador con bootstrapping y control de polarización
Como se observa en la figura 3-22, la resistencia R2 puede reemplazarse por

un potenciómetro y un diodo. El diodo reducirá la resistencia dinámica presentada
por R2 y el potenciómetro permitirá ajustar la corriente de reposo. La reducción
de la resistencia R2, debido a la menor resistencia dinámica del diodo, permite
reducir la caída de tensión en RE, aumentando el rendimiento.
El próximo paso será calcular la ganancia de la etapa de salida
Vo (1 + Dh fe ) R L
= (3.118)
Ei R il 2
Para el transistor excitador Q3 tendremos fijada la polarización, ya que

IC3=I y la base tendrá que estar a
V
VB3 = VBE3 + VBE1 + cc (3.119)
2
la corriente de polarización de Q3 será
I
I B3 = (3.120)
(1 + h fe3 )
y la impedancia de entrada de Q3 será
R i3 = (1 + h fe3 ) R il-2 + h ie 3 (3.121)
para afirmar estos conceptos desarrollaremos un ejemplo.
♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦
EJEMPLO 3-9
Se desea diseñar un amplificador de audio que deberá desarrollar una

potencia de 15 watts sobre una carga de 8Ω. El elemento de excitación del
amplificador será una cápsula de micrófono que entrega un máximo de 10 mV
pico, con una impedancia interna de 30KΩ. Se posee una fuente de alimentación
simple de 36 VDC y que es capaz de entregar una corriente de 3.0 Amp.
Temperatura ambiente máxima 60ºC. El rango de frecuencia debe ser fL=30 HZ y
fH= 40 KHz. Con estos datos, calcular inicialmente la etapa de salida con el
transistor de excitación Q3. Utilizaremos un circuito básico de realimentación por
boostrapping como el de la figura 3-22 para la etapa de salida.
Solución
Primero de todo debemos obtener, a partir de la potencia y el valor de la

carga, la tensión pico a pico que se debe desarrollar. De la ecuación 3.107
Vpp = 2 2x15x8 = 30.98 Voltios
con este valor, estamos en condiciones de determinar si la tensión de fuente

disponible es suficiente. De la ecuación 3.108 y tomando la caída en RE de
0,9Voltios para asegurar el corte
VCC = 30.98 + 0.6 + 0.6 + 0.9 + 0.9 + 2 = 35.98 Voltios
Como podemos apreciar, ajustadamente tendremos la tensión necesaria, sin

dejarle margen de variación a VCC. En el caso de que la fuente no tenga la tensión
requerida, se deberá resignar potencia o bien obtener la fuente necesaria.
El próximo paso es obtener la corriente de colector pico
VCC / 2 − VBE − VRE 18 - 0.6 - 0.9

I CP = = = 2.0625 Amp
RL 8
la corriente de reposo, en este caso, será el 1% de Icp, por lo tanto
I CP 2.0625
I CQ = = Amp = 20.62 mA ≅ 20 mA
100 100
la corriente en el divisor de tensión, para un hFEmin=40, tendrá que ser
I CQ 20
I = 10 = 10 = 5 mA
h FE mín 40
Como la tensión de pico a desarrollar sobre la carga es de 15,49 V, se debe

tener en cuenta que la caída de tensión en R3 debido a la corriente de pico en la
base de Q2 para la excursión negativa de la tensión en la carga. Con el efecto de la
realimentación, la excursión de señal hará que aparezca una fuente virtual
negativa en el extremo de R3, debido a la carga del capacitor Cc. Por lo tanto es
necesario partir de estas condiciones dinámicas para calcular el valor máximo que
debe tener R3.
VCC / 2 − VBE2 − VRE − VPico − ( − VPico )

R3 ≤
I bpico + I
VCC / 2 − VBE2 − VRE
≤
I bpico + I
18V-0,6-0,9
≤ = 291, 8Ω
51, 56 + 5
Por otra parte R3 mas RL deben proveer la tensión de polarización en

reposo con la condición de un divisor resistivo, por lo que R3 debe también cumplir
con un valor máximo
VCC / 2 − VBE
= R3 + RL
I
VCC / 2 − VBE
R3 ≤ − RL
I
18 − 0,6
R3 ≤ − 8Ω = 3472Ω
5mA
Como se observa el valor máximo predominante está dado por la condición

dinámica, por lo tanto, éste es el valor que se debe adoptar para el circuito de
polarización. A los efectos de encontrar un valor comercial, tomaremos a R3 =
270Ω. Con este valor podemos encontrar a R2 a partir de la nueva corriente I de
reposo
V / 2 − VBE2 18-0,6
I = CC = = 62, 59mA
R3 + RL 270 + 8
VBE1 + VBE 2 1.2

de donde R2 = = = 19, 2 Ω
I 62,59
tomando un valor comercial de 20Ω. Ahora como utilizaremos un diodo en la red
de polarización, cuya resistencia dinámica es del orden de uno a dos ohmios,
debemos utilizar la mitad del valor calculado de R2, mas la resistencia dinámica
del diodo, para el cálculo de RE
R'2 = R2/2 + rd = 10 +2 =12 Ω
Ahora calcularemos el salto proporcional que se incrementaría la caída de

tensión en R2 con la excursión pico, para un divisor resistivo real
'
VR2 VR2
= (3.122)
VCC / 2 + VBE2 VCC / 2 + VBE + Vp
1.2
'
VR2 = 34.1 = 2.18
18.6
∆VR2 = VR2
'
− VR2 = 2.18 - 1.2 = 0.98
a este valor le aplicaremos un factor de corrección, debido a la caída de tensión VD

y a la menor resistencia dinámica del diodo, que está dada por la relación
R' 2
ρ=
R2
por lo tanto
12
∆VR' 2 = ρ∆VR 2 = 0,98 = 0,588
20
con este valor y empleando la ecuación 3.75 tendremos
∆V'R2 + 0.6 (0.588 + 0.6) V

RE = = = 0.576 Ω ≅ 0.56 Ω
I Cp 2.0625 Amp
Normalmente, para poder ajustar la corriente de reposo se reemplaza a R2

con un potenciómetro. Q3 tendrá una corriente de colector de I = 62,59 mA y su
tensión de colector a emisor en el punto de reposo será
VCE3Q = VCC /2 − VBE1 − VRE = 17,4 Voltios
por lo tanto, el transistor disipará una potencia de
PQ3 = VC3Q I = 17.4Vx 0.06259 A = 1,089 Watts
a este valor se debe aplicar un factor de seguridad de 1,10 a PQ3 por estar operando
Q3 en Clase "A".
Con este valor, seleccionaremos un transistor que a la temperatura de ope-
ración, dada como dato, pueda disipar esta potencia, suponiendo que el transistor
elegido tenga un hfemín=70 para la corriente I; la corriente de base Q3 será
I 0.06259 A
I b3 = = = 0,894 mA
h fe3mín 70
La ganancia de tensión será, para la etapa de salida, la dada por la ecuación

3.118. para calcular ésta, debemos calcular ahora la nueva D con el valor de R3
usado, a partir de la ecuación 3.94
12 + 270
D= = 0.925
12 + 270 + 41 x 0.56
y con la ecuación 3.96 calculamos la impedancia de entrada
R i1 = [(12 + 270) // 41 x 0.56] + 8 (1 + 36.99)

= 21,23 + 303,92 = 325,15
con estos valores la ganancia será
(1 + 0.925 x 40) x 8
A1 2 = = 0.935
325,15
la ganancia de la etapa seguidora Q3 será
R i1 2
A 3 = h fe3 = 0.99
R i3
por lo tanto la ganancia de la etapa Q3 – Q1-2 será
A1 2A 3 = 0.935 x 0.99 = 0.926
Con esto concluimos con los cálculos de la etapa de potencia.
♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦
Proseguiremos ahora con el análisis para el diseño de la etapa de ganancia

de tensión. La ganancia de tensión total de la etapa está dada por la ecuación
3.112, y tendremos que
Vpp
Ao = = A1 2 A 3 A 4 (3.123)
Eg
donde A4 deberá ser la ganancia de la etapa de tensión. Por lo tanto
Ao
A4 = (3.124)
A1 2 A 3
en la figura 3-23 observamos el amplificador con la etapa de ganancia de tensión
Vcc
R1 RC5 R8 RC4
C2 ICQ
IC4
Q1
IC5 Ri4 Q3
Ri5 IB3
Rg C1 RE1
D1 Cc
Q5
Eg Q4
RE2 RL
R'2
R2 RE5 R4 RE4
Q2
R3
FIGURA 3-23
Esta etapa de dos transistores Q5 y Q4 deberá poseer una ganancia como la

dada por la ecuación 3.124, y además debe presentar una impedancia de entrada
igual a Rg.
Comenzaremos el análisis con la resistencia RC4. Esta resistencia estará
fijada por Ib3 y la caída de tensión en la base de Q3 que viene, por arrastre del
diseño de la etapa de salida. La corriente que circulará por RC4 deberá ser, por
criterio de diseño, diez veces mayor que Ib3. Por lo tanto, RC4 será
Vcc / 2 − VBE1 − VBE3

R C4 = (3.125)
10I b3
Esto nos está fijando la corriente Ic4, lo que nos fijará la corriente Ib4
10 I b3
I b4 = (3.126)
h fe4mín
La caída de tensión en RE4 no puede ser muy grande, ya que esto limitaría la
excursión de señal de la salida ya que ésta es un seguidor emisor y deberá seguir la
excursión del colector de Q4. En reposo, se selecciona esta caída de tensión 0,5V
que da una estabilidad de polarización razonable. Con esto, el valor de RE3 queda
fijado por
0.5 V
R E4 = (3.127)
I C4
Con esto ya podemos calcular la ganancia de la etapa Q4
R c4 // R i3
A Q4 = h fe4 (3.128)
R i4
donde Ri4 es
R i4 = h ie 4 + (1 + h fe4 ) R E4 // (R 8 // R 4 ) (3.129)
Ahora, indefectiblemente, la ganancia de Q5 está fijada por
A4
A Q5 = (3.130)
A Q4
y la ganancia de AQ5 será
R i4 // R c5
A Q5 = h fe5 (3.131)
R i5
Pero Ri5 está fijado por las condiciones de contorno y debe ser igual a Rg, por lo
tanto, como
R i5 = h ie 5 + (1 + h fe5 ) R E5 // (R 1 // R 2 ) (3.132)
el valor de RE5 está condicionado a lo que seleccionemos en el paralelo R1 con R2.

De esto se tendrá que encontrar un valor de compromiso para no afectar la
estabilidad de Q5. Volviendo a la ganancia de Q5, el único valor que no se
encuentra acotado es RC5, por lo tanto
A Q5
R i4 // R C5 = R i5 (3.133)
h fe5
de donde
(A Q5 R i5 / h fe5 ) R i4
R C5 = (3.134)
R i4 (A Q5 R i5 / h fe5 )
Por último, nos queda calcular las capacidades de paso. Para un ωL

determinado, se calcula C3 en función de la constante de tiempo
1
ωL
C3 = (3.135)
Ro 1 2 + RL
donde
[(R c4 + h ie 3 ) / h fe3 ] // [R 2 + R 3 + R L (1 + h fe 1 2 )]
Ro1 2 = RE1 2 + (3.136)
h fe 1 2
A las capacidades restantes, que por lo general son pequeñas comparadas con C3,
se las calcula para que corten una década por debajo de ωL, a los efectos de que no
exista coincidencia de ceros de la función transferencia total en baja frecuencia y
con esto evitar posibles oscilaciones
1 1
ω L 10 ω L 10
C1 = = (3.137)
R g +R i 2R g
puesto que por diseño Rg= Ri5.

Por otra parte
1
C2 = ω L 10 (3.138)
R c5 +R i4
Con esto habremos concluído el diseño.
EJEMPLO 3-10
Partiendo de las condiciones de contorno del ejemplo 3-9, concluir el diseño

calculando la etapa de ganancia de tensión. Este ejemplo está desarrollado a los
efectos de visualizar los problemas de adaptación de impedancias y su implicancia
en el condicionamiento de la ganancia de la etapa, y las posibles soluciones en
configuraciones circuitales acopladas capacitivamente.
Solución
El primer paso es determinar la ganancia total del amplificador, para luego

calcular la ganancia de la etapa de tensión. De la ecuación 3.123
30.89 Voltios
Ao = = 3.089 x 10 3 = 3.089
10 mV
de la ecuación 3.124 tendremos la ganancia de la etapa de voltaje
3.089
A4 = = 3443
0.897
Como ésta es una ganancia muy grande, necesitaremos un amplificador de, por lo
menos, dos etapas. Tomaremos inicialmente la etapa que observamos en la figura
3-22 ahora iniciamos el cálculo de RC4, tomando la ecuación 3.125
(18 − 06 − 0.6)V
R C4 = = 1142.8Ω
10x1.47mA
El transistor Q4 tendrá una disipación de
P4 = I C4 x VCEQ 14.7 mA x18.7 V = 275 mW

Con este dato podemos elegir el tipo de transistor a usar, con lo cual, de las curvas
tomaremos el hfe4mín. Para este caso, supondremos que el hfemín=100.
Con esto calculamos Ib4
14.7 mA
I b4 = = 0.147 mA
100
por lo establecido en la ecuación 3.127 tendremos
0.5 V
R E4 =
= 34 Ω
14.7 mA
tomando como dato del manual un hie= 2KΩ, podemos calcular la Ri a la entrada
de Q4, pero primero debemos calcular el paralelo R8//R4
VCC - VB4 (36 - 1.1) V 34.9 V

R8 = = = = 23.7 KΩ
10I B4 1.47 mA 1.47 mA
VB4 1.1 V
R4 = = = 748 Ω
10I b4 1.47 mA
23.7K x 0.748K
R 8 //R 4 = = 725 Ω
23.7K + 0.748K
Ahora calcularemos la resistencia de entrada Ri4
R i4 = (2K + (101 x 34)) // 725 = 639.65 Ω = 640 Ω
Como la resistencia de entrada Ri5 la tenemos fijada por diseño, ya podemos

estimar cuál será la máxima ganancia de tensión que puede aportar Q5.
Supondremos un hfe5=200 y hie5=1 KΩ
RL R i4 640
A Q5max = h fe5 = h fe5 = 200 = 4.27
R i5 R i5 30000
para esto aún no hemos considerado la carga de RC5 que disminuirá esta ganancia.
Ahora calculamos AQ4
R i3 // R c4
A Q4 = h fe
R i4
R i3 = (h fe3 + 1) R i 1 2 + h ie 3 = 41 x 303.6 + 500 = 12.95 KΩ
por lo tanto
12.95 K // 1142.8 Ω
A Q4 = 100 = 164
640 Ω
Ahora hacemos el producto AQ4 AQ5
A Q4 A Q5 = 164 x 4.27 = 700.28
Como podemos observar, ésta es una ganancia muy inferior a la que se requiere.
Con esto caemos en la cuenta de que se requerirá una etapa adicional para
aumentar la ganancia. A los efectos de esto, podemos, o bien adicionar otra etapa
de ganancia de tensión, o bien agregar un seguidor de emisor a la entrada para
reducir la Ri5, con lo que lograríamos más ganancia a la entrada. Elegiremos un
seguidor emisor a la entrada, porque con esto lograremos mayor estabilidad del
amplificador ya que la etapa Q6 tendrá un polo a frecuencias elevadas, donde la
ganancia total ya será inferior a la unidad. Si tenemos en cuenta que la impedancia
de entrada del seguidor es hfeRE, eligiendo una RE=1000, nos da amplio margen
para la red de polarización de entrada del seguidor. Por lo tanto la salida del
seguidor podrá aportar sin inconvenientes la corriente de polarización de Q5. En la
figura 3-24 tendremos el esquema completo para realizar los cálculos.
Suponiendo un hfe=200 y hie6=8K Ω
R i6 = R g = 30k (R 5 //R 6 ) // [h ie6 + (1 + h fe6 ) R E6 ]

= (R5 // R6) // [8K + (201)1K]
= (R6 // R5) // 201 KΩ
de donde
30K x 201K
(R5 // R6) = = 35.26K
(201 − 30K)
Vcc
R5 RC5 R8 RC4
C2 ICQ
IC4
Q1
IC5 Ri4 Q3
IB3
C1 Q6 RE1
Rg D1
Q5 Cc
Eg Q4
Ria
RE2 RL
R'2
R6 RE6 RE5 R4 RE4

Q2
R3
FIGURA 3-24
Ahora debemos calcular los puntos de trabajo de Q5 y Q6 y las resistencias que nos
dará la ganancia buscada. Como AQ4 tiene una ganancia de 164, la ganancia de AQ5
deberá ser
A4 3443
A Q5 = = = 21
A Q4 164
Como ésta es la primera etapa de ganancia, la excursión de tensión deberá ser
Vin A Q5 = 10mV x 21 = 0.21 V
así que la caída de tensión que debemos dar a Q5, de VCE, deberá ser un voltio
mayor para evitar que el transistor entre en la zona de saturación, por lo tanto
VCEQ5= 1,21V.
Para calcular RC5 partimos de que
R c5 // R i4
A Q5 = 21 = h fe5
R i5
donde
R i5 = h ie5 + R E5 (1 + h fe5 )
como tenemos una indeterminación, nos aprovechamos de usar la aproximación de

cálculo de realimentación
R C5 // R i4
A Q5 =
h ie5
R E5 +
h fe5 + 1
R C5 // R i 4 h ie
R E5 =
21 h fe 5 + 1
Suponiendo RC5 = Ri4 ≅ 640Ω según un criterio de máxima transferencia de

potencia
320 1000
R E5 = − ≅ 10.26 Ω
21 201
R i5 = [h ie5 + R E5 (1 + h fe5 )]//R 06 = [1K + 10(201)] // 1K = 750 Ω
Ahora comprobaremos si nos da la ganancia
R C5 // R i4 320
A Q5 = h fe 5 = 200 = 85
R i5 750
Con esto, ya tenemos definidos los valores para verificar si obtendremos la

ganancia necesaria
A Q 5 A Q 4 = 85 x 164 = 13.940 > 3443
El hecho de obtener una ganancia superior a la requerida nos beneficia, porque se

puede realizar una realimentación que nos dará mayor estabilidad.
Para calcular R5 y R6 debemos encontrar los puntos de polarización de Q5 y Q6
Vcc - VC E5 36 - 1.21
I C5 = = = 53.72
R C5 + R E5 640 + 10
VB 6 = VBE5 + VBE6 + R E5 I C5 = 0.6 + 0.6 + 10 x 53.72 x 10 −3 = 1.73 V
por lo tanto
Vcc
R5 =
35.26 K = 995 K
VB
Vcc
R6 = 35.26 K = 36.55 K
Vcc − VB
Las capacidades las calculamos con las respectivas constantes de tiempo
1 1
C3 = = = 576 µ f
( R o 1− 2 + R L ) ωL (1.2 + 8) 6.28 x 30
1 1
C1 = = = 0.88 µ f
ω 60K x 6.28 x 3
2R g L
10
1 1
C2 = = = 41.5 µ f
ω 640 x 2 x 6.28 x 3
(R c5 + R i4 ) L
10
Como última consideración práctica, debido a la dispersión de valores de los

componentes, se hace necesario practicar un ajuste en la polarización, para
obtener la tensión exacta de VCC/2 a la salida en reposo. Esto último se logra
haciendo ajustable a la resistencia R4, por lo que la reemplazaremos por un
potenciómetro de preajuste, de un valor algo mayor al valor calculado.
♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦
ANALISIS DE UN AMPLIFICADOR DE SIMETRIA

CUASICOMPLEMENTARIA
+Vcc
c
R1
Q1
b
Q2
1,2V R2
Cc e
Re1
RL
Re2
Ei e
0,6V R3
Q3
b
Q4
R4
c
-Vcc
Figura 3-25: Amplificador de Simetría Cuasi Complementaria
Estos amplificadores nacieron como consecuencia de que, originariamente,

no era factible el obtener transistores de silicio PNP de gran potencia. En la
actualidad es posible la obtención de aquellos, pero cuando se maneja una potencia
muy grande, es preferible la utilización de este esquema debido a que se dificulta la

obtención de pares complementarios con las características idénticas.
Por lo tanto, utilizando transistores PNP de silicio de baja potencia, en
configuración de Darlington inverso, con un transistor NPN de potencia, se logró el
circuito indicado en la figura 3-25.
Como podemos observar, los transistores Q1 y Q2 configuran un transistor
compuesto Darlington, mientras los transistores Q3 y Q4 configuran un transistor
compuesto Darlington inverso.
Estos transistores compuestos conformarán un circuito de simetría
complementaria, considerando que dentro de la línea punteada encontraremos
transistores, cuyos terminales corresponden a los puntos indicados en la figura 3-
25. La diferencia apreciable, aparte de la elevada ganancia de corriente, reside en
que tendrán diferente caída de tensión base a emisor, ya que en la base de Q3
tendremos sólo una juntura con respecto a la salida.
Por esto último, tendremos que R2 ≠ R3. Como el potencial en el punto 1 debe ser
igual al del punto 2 e igual a nivel de tierra para Ei=0, se deberá cumplir que
R1 + R 2 = R 3 + R 4 para V + CC = VCC- (3.139)
Comenzaremos con el análisis de señales positivas, tal que Q1 y Q2 estarán en su

zona activa y, Q3 y Q4 estarán cortados. Para poder realizar el estudio
correspondiente emplearemos el modelo de la figura 3-26
Rin Ri
R2 b b1 C1 C
I
R3 + R1 hie1
Ei Vi C2
- Ib1 e1
Ib1 hfe1
R4 hie2
e2
Ib2 hfe2
e
+
IL RL V0
IL = Ib1 + Ib1 hfe1 + hfe2 (Ib1 + Ib1 hie1)
-
= Ib1 hfe2 ( 1+hfe1 )
Figura 3-26
Ei  R 1 // R i 
I b1 =   (3.140)
R 2 + R 1 // R i  Ri 
Para poder calcular Ri partimos de considerar la tensión Vi en el punto b.

Haciendo la ecuación del lazo
Vi = I b1h ie + I b1 (h fe + 1)h ie 2 + i b1h fe 2 (h fe1 + 1)R L (3.141)
de donde
R i = h ie1 + (hfe1 + 1)h ie 2 + hfe 2 (hfe1 + 1)R L (3.142)
La impedancia de entrada al punto 1 será
R in = (R 3 + R 4 ) //(R 2 + R i // R 1 ) (3.143)
La ganancia de corriente a la entrada de base de Q1 será
Io
A i1-2 = = (1 + h fe1 ) + h fe1 (1 + h fe 2 ) ≅ hfe1hfe2 (3.144)
I b1
La ganancia de corriente a la entrada de la etapa, es decir, en el punto 1 será la del

divisor de corriente por la ganancia a la entrada de la base de Q1.
R2
I
R3 R1 Ri
I2 I b1
Ciclo positivo
I1 R4
FIGURA 3-27: Distribución de corriente de entrada
I = I 1 + I 2 + I b1 (3.145)
I[( R 2 + R i // R 1 ) //( R 3 + R 4 )]  R 1 // R i 
I b1 =   (3.146)
R 2 + R i // R 1  Ri 
Por lo tanto, la ganancia de corriente para la etapa será
I o  R 1 // R i  ( R 2 + R i // R 1 ) //( R 3 + R i )
Ai = =  (1 + h fe 1 ) + h fe1 (1 + h fe 2 ) (3.147)
I  Ri  R 2 + R i // R 1
Como R1 es mucho menor que Ri, la ganancia de corriente del Darlington se verá
disminuída por este factor.
La ganancia de voltaje será
V R
Av 1-2 = o = A i L ≅ 1 (3.148
Ei R in
Para las señales negativas el estudio es similar. En este caso, los transistores Q1 y
Q2 estarán cortados, y Q3 y Q4 conducirán en su zona activa. El modelo
incremental para la entrada de señal negativa lo observamos en la figura 3-28.
Rin Ri
R3 b b3 C3 b4
I
+
V hie3 hie4
Ei R2 R4
i
- Ib3 e3 e4
Ib3hfe3
Ciclo Negativo C
hie2
R1
C4
Ib4 hfe4
e
+
IL RL V0
-
Figura 3-28
La impedancia de entrada a la base de Q3 será
R i 3-4 = h ie3 + [(1 + h fe3 ) + h fe4 h fe3 ]R L (3.149)
Como podemos apreciar, aquí no interviene hie4. La impedancia total de entrada

dada por el circuito de entrada en paralelo con Ri
R in = ( R 2 + R 1 ) //( R 3 + R 4 // R i 3-4 ) (3.150)
La ganancia de corriente también se verá afectada por el circuito de entrada
I = I 3 + I 4 + I b3 (3.151)
R3
I
R2 R4 Ri
I4 I b3
Ciclo negativo
I3 R1
Figura 3-29
I( R 2 + R 1 ) //( R 3 + R 4 // R i )  R 4 // R i 
Ib3 =   (3.152)
R 3 + R 4 // R i  Ri 
Por lo tanto, la ganancia de corriente de la etapa será
I o I b 3 [(h fe 3 + 1) + h fe 4 h fe 3 ]
Ai = = (3.153)
I I
Reemplazando IB dada en la ecuación 3.152 en la ecuación 3.153
I o ( R 2 + R 1 ) //( R 3 + R 4 // R i )  R 4 // R i 
Ai = =  [( h fe 3 + 1) + h fe 4 h fe 3 ]
I R 3 + R 4 // Ri  Ri 
La ganancia de tensión será
RL
A v 34 = A i ≅1 (3.155)
R in
Como podemos apreciar, la ganancia de corriente se ve afectada por las

resistencias de la red de polarización. A los efectos de evitar esta perdida de
corriente de la señal de entrada, se reemplazan las resistencias R1 y R4 con fuentes
de corriente que nos entregan la corriente adecuada para la polarización, y a su
vez, nos ofrece una alta resistencia a la señal, y las resistencias R2 y R3 se
reemplazan por dos y un diodo respectivamente dejando el circuito como se
observa en la figura 3-30.
+Vcc
R1
R4 I1 Icp
c
Q1
R8 b
D1 Q2
1,2V e
D2 Re1
1 2
Re2 RL
0,6V e
R2
R5 Q3
b c
Q4
R6 c
R3
I3
-Vcc
Figura 3-30: Amplificador de Simetría Cuasi Complementaria con polarización

por fuente de corriente y diodos
DISEÑO DE UNA ETAPA CUASI-COMPLEMENTARIA
En la figura 3-31 podemos observar una etapa práctica de un amplificador

de simetría cuasi-complementaria. En este caso la ganancia de corriente no se verá
afectada ya que, en comparación con el caso anterior, las resistencias R1 y R4 han
sido reemplazadas por los transistores Q5 y Q6, que presentarán las resistencias de
sus colectores, y que de por sí, es una impedancia muy alta. R2 es un potenciómetro
que nos permitirá ajustar la corriente de reposo.
Los diodos D1 y D2 nos permiten polarizar los transistores de salida presentando
una baja resistencia dinámica, y a su vez nos proporciona una compensación
parcial contra las variaciones de tensiones de base a emisor de los transistores, con
la temperatura.
Para el cálculo de la etapa de salida se procede de la misma forma que la
indicada anteriormente en la simetría complementaria, con las diferencias de: que
debemos tomar los transistores Q1 y Q2 como un transistor compuesto de 1,2 V de
tensión de polarización en base, y Q3 y Q4 como un transistores compuesto PNP de

0,6 V de tensión base a emisor.
+Vcc
R5
R7 I5 Icp
c
Q5
Q1
R8 b
D1 Q2
1,2V e
C1 I7 D2 Re1 Cc
Rfcc
1 2
Ifcc Re2
R9 RL
0,6V e
R2
Q3
C2 I8
Rg b c
Q6 Q4
Ei
R10 c
R6
I6
Rf
If
Figura 3-31 : Amplificador de simetría casi complementaria con

realimentación en CD y AC independiente
El cálculo de la red de polarización, en este caso, se hace de la siguiente

forma: el transistor Q5, que trabaja como fuente de corriente, deberá entregar
como mínimo un 20% más de la corriente necesaria en el pico de corriente de base
Q1. Con esto nos aseguramos que Q5 drene la corriente requerida por Q1 en el pico
de la excursión de señal.
Para el cálculo de Q5 tenemos
1, 2I Cp
I C5 = (3.156)
hfe1mín hfe2mín
Para lograr la máxima excursión de señal debemos reducir al mínimo la

caída de tensión en R5, por lo que como valor de compromiso se toma que
VR5=0,5V , con esto se logra una estabilidad razonable de la fuente de corriente,

con respecto a los cambios de temperatura, aunque como ya veremos, al tener el
circuito una realimentación de continua, tendrá una buena estabilidad térmica .
Por lo tanto
0,5V
R5 = (3.157)
I c5
para calcular el potenciómetro R2 tendremos
VBE1 + VBE 2 + VBE 3 - VD1 - VD 2 + 2I CQ R E

R2 ≥ (3.158)
I C5
en donde el valor de la resistencia ajustable R2 se elige un 50% mayor a este valor.

En reposo, por el transistor Q6 deberá circular una corriente I6=I5, por lo tanto,
siguiendo el mismo criterio que para R5, pero con la salvedad que para el caso de
saturación de Q6, éste drenará la siguiente corriente
I cp
I 6p = I 5 + ≅ 2I 5 (3.159)
h fe 3 mín h fe 4 mín
Si queremos una limitación simétrica de excursión, debemos tomar la caída en

reposo para R6 de 0,25V. Por lo tanto
0,25
R6 ≅ (3.160)
I C5
La red de polarización R7-R8 se calcula en base al criterio común de los divisores

de tensión
I
I 7 = 10 5 (3.161)
hfe5mín
Para el cálculo de la red R9-R10-Rfcc partimos de la misma premisa.

Partiendo de la Ec. 3.161 calculamos las resistencias R7 y R8.
V BE 5 +0,5
R7 = (3.162)
I7
V - VBE5 - 0,5
R 8 = cc (3.163)
I7
Para el cálculo de R9, R10 y Rfcc partimos de la definición el punto 1, que deberá
situarse a una tensión intermedia de la tensión que el punto 2 en reposo, de manera
que exista circulación adecuada de corriente de polarización y no cargue
demasiado la salida.
I6
I8 = 10 (3.164)
h femín
VBE 6 + 0,25 v
R10 = (3.165)
I8
Considerando que debe existir equilibrio, la resistencia de realimentación

Rfcc sirve para estabilizar la tensión del punto 2 en reposo. Por lo tanto, ahora
podemos calcular las resistencias R9 y Rfcc. Tomando como criterio el que en Rfcc
caiga la mitad de la tensión, tendremos con ello un valor de resistencia
relativamente alto, por lo cual, hace que el valor requerido de C1 sea
moderadamente bajo, atendiendo razones de costo.
R9 =
(VCC / 4 ) - VBE - 0,25V (3.166)
I8
Vcc / 4
R fcc = (3.167)
I8
El capacitor C1 se debe calcular para que la constante de tiempo de una
frecuencia de corte de la realimentación de continua, sea por lo menos tres décadas
por debajo de la frecuencia de corte inferior a la del amplificador. Por lo tanto
1000
C1 = (3.168)
2πf L [R fcc //( R 9 + R 10 )]
si bien esto da una respuesta en continua muy baja, es suficiente para responder a
los cambios térmicos.
Concluido el cálculo de las resistencias, estamos en condiciones de calcular
la ganancia y la impedancia de entrada. La impedancia presentada por la fuente
de corriente está definida por la resistencia que presenta el colector
R E + R G (1 - α )
R o = rc (3.169)
RE + RG
donde para el caso de Q5 tendremos

R 5 + ( R 7 // R 8 ) / h fe
R o 5 = rc (3.170)
R 5 + ( R 7 // R 8 )
por lo general, este valor, en el caso de transistores de silicio de señal, tiene un

valor de 1 a 10 MΩ. La resistencia de carga que verá Q6 para excursión de señal
positiva será
R C6 = ( R i1 - 2 // R o 5 ) + R 2 + 2rd (3.171)
como el valor de Ril-2 será del orden de las decenas de KΩ, la resistencia que ve Q6
será aproximadamente
R C6 ≅ R i1-2 (3.172)
ya que R2 y rd son por lo general despreciables frente al valor de la impedancia de

entrada de Q1-Q2.
La impedancia de entrada de Q6 será sin realimentación de señal, pero
considerando que está actuando la realimentación de continua, es decir, el punto 2
se encuentra a tierra a las frecuencias de señal
[ ]
R in = R 10 // R 9 //[h ie + R 6 (1 + h fe 6 )] (3.173)
por lo tanto, la ganancia de tensión de la etapa será, sin realimentación,
Vo R
= A v = h fe 6 i1-2 A 1-2 (3.174)
Vi R in
como A1-2 es aproximadamente unitaria, podemos tomar directamente la ganancia

de Q6.
Ahora analizaremos el efecto de la realimentación, que, como podemos
observar, es el tipo salida paralelo a entrada paralelo.
La red de realimentación nos dará la ganancia con realimentación
Vo R
A fv = = f (3.175)
Ei Rg
y para concluir el diseño de la etapa debemos calcular la capacidad de
acoplamiento Cc. Para el cálculo, y debido a que Cc debe presentar una tensión
estable VCC/2, se toma su frecuencia de corte una década por debajo de la
frecuencia inferior a manejar por el amplificador. Por lo tanto
10
Cc = (3.176)
2π f L ( R o + R L )
y por último, la capacidad de acoplamiento de entrada se calcula en función a la

frecuencia inferior de trabajo y la impedancias sin realimentar
METODO DE PROTECCION CONTRA CORTO CIRCUITO DE LA SALIDA
La probabilidad de que se produzca un corto circuito de la salida a tierra es

relativamente grande. También existe la probabilidad de un cortocircuito a
fuente, pero este es el menos frecuente. Es por esto, que debemos crear algún
dispositivo que limite la corriente de salida. Esta limitación de corriente dependerá
de las condiciones normales de carga para funcionamiento del amplificador. Para
un transistor dado, la disipación máxima del mismo limitará la máxima corriente
que permitirá el transistor, dependiendo esto de la caída de tensión a través del
colector. Este voltaje depende de la condición de carga o del corto circuito. Para
condiciones de carga normal, la potencia en el transistor Q1 de la figura 3-32 será
la dada por
PD1 = I 0  V + - I 0 (R L + R E1 )  (3.177)
Vcc
Ib1
a Q1
D1 RE1
Rg I0
c V0
RE2
Ei R2
RL
b Q2
Ib2
-Vcc
Figura 3-32 : Simetría Complementaria con polarización con fuentes de corriente.
Si diferenciamos esta ecuación para I0 e igualamos a cero, obtendremos el valor de

IoL al cual se dará la máxima disipación de Q1. Esta corriente es la que se toma
como límite para la operación de carga normal, y está definida por
V+ 2P
I oL = = D1+máx (3.178)
2( R L + R E ) V
De esto podemos obtener la RL(mín)

+
V2
R L (mín) = - R E1 (3.179)
4PD1(máx)
Pero esta es la condición normal de funcionamiento. La condición que debemos

estudiar es la mas frecuente de cortocircuito a tierra, o una fuerte carga capacitiva.
Supongamos ahora que Q1 de la figura 3-32 debe entregar su corriente IL(max) a
través de un corto a tierra. Si despreciamos a RE por su valor reducido, la
corriente máxima que puede entregar sin quemarse el transistor será
PD1(máx)
I 0Límite = (3.180)
V+
Si el corto circuito es a alguna de las fuentes de alimentación, el límite de corriente

será
PD1(máx)
I 0Límite = + - (3.181)
V -V
Como podemos observar, tendremos tres opciones para elegir a qué

condición queremos proteger los transistores de salida. Por lo general, se opta por
la intermedia, que es la condición de mayor probabilidad de que ocurra, y que es la
de corto a tierra.
Una forma común de protección en la gran mayoría de los diseños
existentes, es la de usar resistencias-fusibles en lugar de RE. Estas, por lo general,
son resistencias PTC de alambre que se quemarán abriendo el circuito. Pero esta
es una protección destructiva. Si queremos una protección activa debemos
adicionar elementos al circuito.
Un método de limitar la corriente es la de colocar resistencias en los
colectores, pero esto no es muy útil, ya que reducirá notablemente la excursión de
señal y por ende el rendimiento del amplificador.
Existen dos circuitos simples que aportan una buena protección y son fáciles
de implantar. Uno de estos es el indicado en la figura 3-33.
Vcc
Ib1
a Q1
D1
D2
RE1
Rg I0
c V0
D4 RE2
Ei
RL
D3
b Q2
Ib2
-Vcc
Figura 3-33 : Simetría Complementaria con limitación de corriente de salida con
circuito a diodos
El circuito de la figura 3-33 presenta un control limitador de corriente,

usando la no linealidad de los diodos, para enclavar la corriente de salida por
medio de D2 y D4. Estos operarán de la siguiente forma: los diodos D2 y D4 estarán
normalmente cortados a excepción de que, por ejemplo, para la señal positiva, la
caída de tensión en RE1 supere el umbral del diodo D2. En este caso, D2 empezará a
conducir y, por lo tanto, toda corriente adicional aportada por la fuente de
corriente I1 se drenará a través de D1 y D2, limitando la corriente a la base del
transistor Q1. Lo mismo ocurrirá para el semiciclo negativo con RE2 y los diodos D3
y D4, limitando la corriente a Q2. La limitación ocurrirá para cuando se alcance la
siguiente igualdad
VD1 + VD2 = VBE1 + IoL RE1 (3.182)
Por lo tanto, para una corriente límite dada para el caso de un corto a tierra
VD1 + VD2 - VBE1 +

R E1 = V (3.183)
PD1 (máx)
Si bien esto funciona correctamente, tiene la desventaja que no tiene un corte neto
debido a la curva del diodo.
Otro aspecto negativo es que el límite de corriente es dependiente de la
temperatura, ya que el umbral viene dado por la caída de tensión en el diodo D2.
Esto último, si bien nos da un umbral variable, produce un cambio de manera
negativa con la temperatura, así que reducirá el valor de corriente límite cuando la
temperaturas se incrementa, que puede ser beneficioso en el caso de sobre
temperatura. No obstante la limitación de corriente que produce este circuito debe
considerarse que los transistores deberán disipar toda la potencia que implica esta
corriente y la caída de tensión de fuente. Esta disipación la podemos despejar de la
Ec. 3.183
El circuito de la figura 3-34 trabaja de manera similar al circuito anterior,

con la diferencia que cuando alcance la tensión umbral, el transistor Q3 aumentará
la variación de cambio de corriente, lo que hace que el codo de limitación sea más
pronunciado. Otro tanto ocurre para Q4, en el semiciclo negativo.
En este caso al igual que en el circuito a diodo, se producirá una
disminución del umbral de corriente, debido a las variaciones de la tensión base a
emisor de los transistores del circuito de limitación. Esta variación, se puede
calcular en función a tomar como base una caída típica en RE de 600mV, para la
máxima corriente en la carga. Si tomamos el valor típico de variación de -2mV/ºC
en la caída de tensión base a emisor, el decremento de corriente en el valor límite
viene dado por
∆I 0 =
(− 2mV /º C)∆t I (3.184)
0
600mV
si por ejemplo la variación es de 20 ºC el decremento en la corriente límite será del

6,66 %. Es por esto que el cálculo de la corriente límite es conveniente tomarla en
la mitad del rango de trabajo del amplificador. Si existiese algún requerimiento en
el que se deba mantener el límite de corriente en forma constante, dentro del rango
de temperatura de trabajo del amplificador, se deberá recurrir al uso de
resistencias de coeficiente negativo en las resistencias de emisor RE.
Vcc
Ib1
a Q1
D1 Q3
RE1
Rg I0
c V0
RE2
Ei
RL
D2 Q4
b Q2
Ib2
-Vcc
Figura : 3-34 : Simetría Complementaria con limitación de corriente por circuito
con transistores
El cálculo de la potencia a disipar por los transistores del circuito de protección

está dado por su condición de excitación, es decir en saturación. Por lo tanto estos
transistores deberán ser seleccionados por la corriente máxima que deban drenar.
Dentro de la elección de los mismos, es conveniente utilizar los de ganancia de
corriente de colector lo más grande posible, de esta manera de obtiene un corte
más abrupto.
♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦♦

Amplificadores de Potencia Clase B PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Amplificadores de Potencia Clase B PDF

Cargado por

Copyright:

Formatos disponibles

Amplificadores de Potencia

ING. NESTOR H. MATA

Cátedra de Electrónica Aplicada II

Como se ha visto, los amplificadores clase A son aquellos que, cuando se

Funcionamiento cualitativo de los amplificadores clase B

En los amplificadores de Potencia, se puede conseguir un aumento

En los circuitos prácticos, no se usa el verdadero funcionamiento en clase B,

proveen la polarización de los elementos activos para su trabajo en clases AB. El

Figura 3-2: Amplificador Genérico Clase B Acoplado a Transformador

En la figura 3-3 podemos observar un amplificador clase AB de transistores

Figura 3-3: Amplificador Clase B acoplado a Transformador Transistorizado

El transformador T1 de salida combinará los dos semiciclo y proveerá de

las tensiones de entrada vs. corrientes de colector o de salida del dispositivo

Ic1 VCEQ1 Vcepico

Figura 3-4: Curvas de funcionamiento dinámico de un amplificador clase B

La característica compuesta de salida para los transistores funcionando en

ic1 = ic1(ωt) = Ic1A + 2 (Ic11cosωt + Ic12 cos2ωt + . . . + Ic1ncosnωt + . . .) (3.1)

Dado que consideramos transistores idénticos, que el circuito es

ic2 = ic1(ωt + π) = Ic1A + 2 [Ic11cos(ωt + π) + Ic12 cos2(ωt + π) + . . . +

A través del flujo del núcleo del transformador tendremos la combinación

por lo tanto, cada colector individualmente verá una resistencia de carga en

por lo tanto, el dispositivo compuesto representado en la figura 3-5b operará con

pues il = (n1/n2) ioT. Por lo tanto, la pendiente de la recta de carga es

Si no hay señal presente, ioT = 0, por lo tanto, el punto de intersección de la

Diseño de Amplificador Clase B Acoplado por Transformadores

Partiendo del amplificador esquematizado en la figura 3-3, cuyas curvas de

v C = VCC ( 1-A sen ωt ) (3.10)

Integrando el producto de las ecuaciones 3.10 y 3.11 tendremos la potencia

para encontrar el punto de máxima disipación del transistor procedemos a derivar

dPD Vcc 2 AVcc 2

de esta última despejamos el valor de la amplitud A, donde encontramos que la

Reemplazando esta última, en la ecuación 3.13, encontramos que la potencia

si de esta última despejamos VCC y lo reemplazamos, en la ecuación 3.16, para

Como los transistores disiparán una pequeña potencia debido a la corriente

Para el caso de circuitos acoplados a transformador se debe tener en cuenta

donde η es la eficiencia del transformador. Si nuevamente despejamos a VCC y la

Teniendo en cuenta la corriente de reposo que producirá una pequeña

P(nom ) -PD + θ1T2

La potencia nominal del transistor y la temperatura T2 se extraen de la hoja

T1 = Temperatura máxima a la que puede trabajar el dispositivo para la PD

P(nom)= Potencia nominal máxima dada por el fabricante en la hoja de datos.

Si el transistor esta montado sobre un disipador, se deberá recurrir a las

V(BR)CER > VCC (3.24)

V(BR)CEV > 2VCC (3.25)

donde V(BR)CER es el voltaje inverso de ruptura colector a emisor, con base

∆VBE = θ V (T1 -T2 ) (3.26)

donde θV = -2,0mV/°C para el silicio, y para el germanio -1,3mV/°C como

T2 = temperatura mínima de operación

En realidad es conveniente utilizar las curva de variación de el parámetro

Coeficiente de variación de la tensión VBE en función de la temperatura

Para mantener la corriente de polarización dentro de límites pre

VCEp ≅ Vcc - 25 ∆ VBE - VCE(sat) (3.27)

El término 25 ∆VBE es para tener en cuenta el cambio máximo en la corriente

través de la resistencia RE de emisor, en función del desplazamiento de la tensión

[VCC − 25∆VBE − VCE( sat ) ] 2 η

La tensión VCE(Sat) es un valor a obtener de la hoja de datos del fabricante

Variación de la tensión VCE(Sat) en función de la corriente de colector

A partir de ahora, ya podemos calcular la corriente de pico de colector

La corriente de reposo se calcula normalmente en función de la corriente de

ICQ(máx) = 0,01 ICP (3.30)

En realidad uno tendría que obtener la corriente de reposo a partir de las

Por lo visto, ahora podemos confirmar el tipo de transistor que debemos

En los casos de utilización de transistores de muy alta potencia en cuyo caso